La施主摻雜SrTiO3單晶的阻變性能研究?

李廣輝 夏婉瑩 孫獻文

(河南大學,光伏材料省重點實驗室,物理與電子學院,開封 475004)

1 引 言

具有簡立方結構的SrTiO3(STO)是一種典型的鈣鈦礦結構材料[1].通過元素摻雜,可以實現對STO光電性能的調控,近年來已有許多關于薄膜或單晶具有阻變存儲性能的報道.對于受主摻雜(Fe,Cr)STO,研究表明其阻變與氧空位遷移密切相關.而對于施主摻雜(Nb,Nd)STO,金屬與N型半導體STO之間的肖特基接觸對阻變性能至關重要[2?6],一些研究發現阻變源于金屬/NbSTO界面耗盡層的改變[7?9];但也有研究表明導電細絲對施主摻雜STO的阻變性能起著關鍵作用[10?12].綜上不難發現,即便對于具有相同傳導特性的N型STO材料,其阻變轉換機制目前也尚未達成共識,而阻變機制的不明晰將嚴重阻礙阻變存儲器的研發.

到目前為止,關于施主摻雜STO阻變性能研究的工作主要集中在Nb摻雜STO,因此針對不同金屬摻雜的STO進行研究,將有利于闡明阻變機制.LaSTO單晶摻雜源于La元素替代Sr元素,雖然取代位與NbSTO不同,但其仍為施主摻雜[13].目前,僅有關于多晶薄膜[14]和多晶陶瓷[15,16]LaSTO的阻變研究的報道,還未見到關于單晶樣品的相關報道.單晶具有均勻良好的物理化學性能,本文選擇LaSTO單晶,制備了Pt/LaSTO/In結構器件,并對其電致阻變性能進行了詳細探究,以期能進一步闡明STO的阻變機制,為LaSTO單晶在阻變存儲器件中的應用奠定基礎.

2 實 驗

實驗所用為單面拋光的(100)LaSTO單晶,其La摻雜濃度為0.5 wt%,尺寸為5 mm×3 mm×0.5 mm.為了制備Pt/LaSTO/In結構存儲器件,利用掩膜板通過小型離子濺射儀在LaSTO單晶上生長直徑200μm的Pt上電極,在其粗糙面按壓In下電極.電學測試可證明In電極與LaSTO單晶形成歐姆接觸.采用Keithley 2400數字源表對Pt/LaSTO/In器件進行電學測試,在測試過程中,下電極In接地.利用JEOL JES-FA200電子順磁共振(electron paramagnetic resonance,EPR)對LaSTO單晶進行測試,以獲得該單晶的缺陷信息.

3 實驗結果與討論

為了確定缺陷類型,我們研究了STO和LaSTO單晶的EPR.EPR常用來表征具有未成對電子的物種.EPR測試得出樣品的g因子,通過與自由電子的g因子(ge)做對比可以確定樣品中是否存在電子或空穴缺陷中心.很多科研工作者通過該技術研究諸如2等存在于STO表面的化學物種[17?19].圖1為STO和LaSTO單晶的EPR測試結果,僅在g=2.012處觀察到一吸收峰,該值大于ge=2.0023,表明LaSTO單晶中存在空穴中心,此類帶正電的缺陷可以作為電子俘獲中心.根據文獻[20]報道,該EPR峰應由中心導致,電子從Ti3+離子轉移到吸附在氧空位的分子O2,從而形成離子,因此g=2.012處的空穴中心與表面氧空位缺陷緊密相關.

圖1 STO和LaSTO單晶的EPR圖譜Fig.1.EPR results for STO and LaSTO single crystal.

圖2(a)為In/LaSTO/In器件的電流-電壓(IV)關系曲線,插圖為器件的電學測試結構示意圖,線性I-V關系證明In電極與LaSTO單晶形成歐姆接觸.圖2(b)為Pt/LaSTO/In器件的多周I-V測試結果,其整流特性證明Pt/LaSTO之間存在界面勢壘.當對器件施加正(負)5 V寫入電壓時,可置其為低(高)阻態.即改變寫入電壓的極性可以調控該器件的阻態,從而實現在高低阻之間的切換.其循環測試結果表明該器件具有明顯區分度且穩定的高低阻態.

此外,實驗發現當改變最大寫入電壓(Vmax)的值,Pt/LaSTO/In器件可以呈現出一系列中間阻態,如圖3所示.圖3(a)為+5 V寫入電壓置器件于低阻態,當負向Vmax分別為?1,?2,?3,?4和?5 V時,器件的阻態隨著負寫入電壓的增大而逐漸增大;圖3(b)為用?5 V寫入電壓置器件于高阻態,正Vmax分別為1,2,3,4和5 V時,其阻態隨著正寫入電壓的增大而逐漸降低.該器件阻態與Vmax值有關且隨Vmax的改變而發生規律的變化,因此可以通過改變Vmax值來調控Pt/LaSTO/In器件的阻態.

為了深入探究Pt/LaSTO/In器件的多級存儲態的穩定性和開關比等性能,我們對其電阻-電壓(R-V)性能進行了測試.當改變寫入電壓從+5 V到?2 V(或?3,?4,?5 V)再到+5 V時,其R-V測試結果如圖3(c)所示,讀電壓均為?0.1 V.從圖3(c)可以看出,無論器件處于高或低阻態,在寫入電壓回復到零的過程中,器件的阻值基本保持不變,這表明該器件在不同寫入電壓作用下可實現穩定的多級阻態[21,22],其最大開關比值接近104.圖3(d)為器件低阻態和高阻態(正負5 V脈沖激勵)及中間阻態(?2和?3 V脈沖激勵)被監測10 h的阻態保持性結果,沒有觀察到明顯的阻值改變,證明該器件具有良好的非易失性.

圖2 (a)In/LaSTO/In和(b)Pt/LaSTO/In器件的I-V循環曲線,圖(a)內插圖為電學測試結構示意圖Fig.2.The I-V curves of(a)In/LaSTO/In and Pt/LaSTO/In devices.The inset in panel(a)is the device structure.

圖3 (a)改變負Vmax的I-V曲線;(b)改變正Vmax的I-V曲線;(c)多級R-V曲線;(d)阻態的保持性,所給各阻態分別由+5,?2,?3,?5 V寫入電壓激勵Fig.3.The I-V curves with(a)different negative Vmaxand(b)different positive Vmax;(c)multilevel R-V curves;(d)the retention capability of high resistance state/low resistance state and intermediate resistance states achieved by writing pulse of?2 and?3 V.

為了進一步理解寫入電壓大小對器件阻態的影響并探究阻變機制,測試了Pt/LaSTO/In器件被正負寫入電壓激勵至不同阻態時在?0.5—+0.5 V小電壓范圍內的I-V曲線,其結果如圖4所示.圖4(a)為首先用+5 V電壓將器件激勵至低阻態,然后逐漸增大負寫入電壓(從?0.5—?5 V),器件阻態從低到高的變化過程;圖4(b)為阻態從高到低的反向變化過程.由圖4可知逐漸改變正或負寫入電壓,均可實現一系列阻態,相比而言負寫入電壓對器件的阻態調控較均勻更易于控制.

圖4 器件的阻態(a)從低向高和(b)從高向低的轉變過程及對應系列阻態在?0.5—+0.5 V小電壓范圍下的I-V結果Fig.4.The resistance of the device changes(a)from low resistance state to high resistance state and(b)from high resistance state to low resistance state(I-V curves of various resistance states from?0.5 V to+0.5 V).

圖5 (a)高阻態擬合曲線滿足lnI正比于V1/2;(b)低阻態I-V曲線擬合為I=Asinh(BV)Fig.5.(a)lnI is proportional to the V1/2of the fitting curve at high resistance state;(b)I-V curve at low resistance state is fitted to I=Asinh(BV).

對比圖4中各阻態的I-V曲線,不難發現高阻態時具有明顯的整流特性,而隨著阻態的逐漸降低,I-V曲線逐漸趨向于正負對稱.為了進一步說明高低阻態的輸運機制,圖5給出了其對應的擬合曲線.高阻態擬合曲線滿足lnI正比于V1/2關系[23],其中I為電流值,V為電壓值.如圖5(a)所示,Pt/LaSTO界面存在界面勢壘;圖5(b)為低阻態的擬合曲線,滿足I=Asinh(BV),A和B常數分別為0.00147和1.93921,擬合結果與電子隧穿模型特性一致[24].從圖4還可觀察到明顯的電壓零點偏移,高阻態時零點偏移可達到?0.2 V,隨著向低阻態過渡,偏移值逐漸減小并消失.電壓零點偏移應由肖特基界面電容的充放電效應引起,而隨著阻態降低零點偏移逐漸消失則證明低阻態器件存在較大的漏電流,該結論與上述I-V擬合結果一致.以上分析表明Pt/LaSTO/In器件的電阻改變伴隨著Pt/LaSTO界面勢壘寬和高的改變.

結合前面關于缺陷的討論結果——LaSTO單晶表面存在大量氧空位缺陷,因此這些帶正電的空位缺陷在外電壓作用下將誘導電子的俘獲與去俘獲,該過程致使Pt/LaSTO界面肖特基勢壘發生改變,從而發生電致阻變.如圖6所示,當正向偏壓施加在Pt/LaSTO肖特基結,隨著STO內費米能級的上移,界面勢壘將隨電壓增大而迅速降低變窄,隨之產生正向電流,相應電子從LaSTO單晶向Pt電極流動,這些流經界面的電子可被帶正電的氧空位俘獲;電子在Pt/LaSTO界面的聚集使得肖特基勢壘變得更窄[25],因此器件被切換到低阻態,這與低阻態I-V滿足電子隧穿模型特性相一致.反之,當施加負偏壓時,隨著STO內費米能級的下移,Pt/LaSTO界面勢壘將隨負電壓增大而變寬變高,因此界面被俘獲電子將受到較大的電場力而被釋放,從而致使界面肖特基勢壘變寬,器件隨之切換到高阻態.總之,Pt/LaSTO/In器件的高低阻轉變由界面氧空位缺陷在外電場作用下誘使的電子俘獲與去俘獲引起.此外,該器件阻態非易失性表明被俘獲電子在正電壓去除后狀態不變,當作用反向電壓后才會被釋放,這是由于低阻態Pt/LaSTO界面勢壘非常窄,因此被俘獲電子(在高密度缺陷處或許形成了費米能級釘扎效應)只有在反向電壓作用時,隨著界面勢壘的增寬,受到足夠大電場力的作用才能去俘獲,從而實現阻態切換.

圖6 (a)高阻態和(b)低阻態時的Pt/LaSTO界面能帶結構示意圖,其中紅色空心和實心圓分別代表未被電子占據和已經占據的氧空位Fig.6.The schematic diagrams of band structure of the Pt/LaSTO interface at(a)high resistance state and(b)low resistance state.The red hollow and solid spheres at interface represent the unoccupied and occupied interface state,respectively.

眾所周知,當光照射到STO材料時,會產生光生載流子[26,27].圖7為將器件置于黑暗和光照下(單位面積光強為806μW/cm2)分別進行測試的I-V結果,可以觀察到低阻時在光照條件下電流明顯增大,即光照下器件低阻變得更低,這是由光生載流子所致.LaSTO單晶被光照射時,當價帶內電子獲得足夠的能量后,就會向導帶躍遷,致使材料內載流子濃度增大,體電阻隨之減小.因此,當Pt/LaSTO/In器件處于低阻時,由于肖特基勢壘較窄,光生載流子引起隧穿電流,因此光照下其電流明顯增大;而高阻時,由于肖特基勢壘對器件的傳導起著主導作用,因此光照引起的載流子濃度的改變并沒有引起電流的顯著變化.

圖7 Pt/LaSTO/In器件在光照和黑暗下的I-V曲線,所用光強為806μW/cm2Fig.7.The I-V curves of Pt/LaSTO/In devices in light and darkness.The light intensity is 806μW/cm2.

4 結 論

本文通過對Pt/LaSTO/In器件進行系統的電學性能測試,發現該器件具有穩定的多級阻變現象,其電阻可以隨外加電壓的改變而改變,最大開關比為104.EPR研究表明LaSTO單晶內存在帶正電的空穴缺陷中心,進一步分析表明高低阻之間的轉變由界面氧空位缺陷誘導的電子俘獲與去俘獲引起.此外發現光照會對LaSTO材料的低阻產生影響.該實驗結果為LaSTO單晶在阻變存儲器件中的應用提供了理論和技術指導.