HDI高銅厚精細線路制作關鍵技術研究

杜芬

摘 要：印制電路板（Printed Circuit Board）簡稱PCB是重要的電子部件，是電子元器件的支撐體，是電子元器件電器連接的提供者，并大范圍應用于各種各樣的電子產品中。隨著電子設備越來越復雜，需要的零配件自然越來越密集了，高密度互連（High Density Interconnect， HDI）印制電路板（簡稱為HDI板）自然產生，并得到迅速發展。目前，如何讓銅厚度高、線路密度大、形狀又有規則的HDI高銅厚精細線路在生產中制作出來，已經成為PCB行業的一個關鍵技術難題。為此，文章以HDI高銅厚精細線路制作關鍵技術改良全加成工藝為主要研究目標。

關鍵詞：印制電路板；高銅厚精細線路；改良

中圖分類號：TN41 文獻標志碼：A 文章編號：2095-2945（2018）26-0021-03

Abstract： The printed circuit board （PCB） is an important electronic component， the support of electronic components， and the provider of electronic components and electrical connections， widely used in a variety of electronic products. With the increasing complexity of electronic devices， the number of components needed is becoming more and more intensive. High Density Interconnect printed circuit boards （HDI boards） are naturally produced and developed rapidly. At present， how to make HDI high copper thick fine circuit with high copper thickness， high line density and regular shape has become a key technical problem in PCB industry. Therefore， the main research object of this paper is to improve the full addition technology of HDI high copper thick fine circuit.

Keywords： printed circuit board （PCB）； high copper thickness fine circuit； improvement

1 概述

電子設計在不斷提高整機性能的同時，也在努力縮小其尺寸。從手機到智能武器的小型便攜式產品中，小是永遠不變的追求。高密度集成（HDI）技術可以使終端產品設計更加小型化，同時滿足電子性能和效率的更高標準。其中，導電線路高銅厚和高精密技術是實現電子設備微型化、大功率化的核心內容[1-4]，而怎樣減小線路寬度、增加線路厚度又是PCB領域研究的一個難點。另外，線路形狀的規則度對電信號傳輸效果有著顯著的影響，因此，制作出形狀規則度較高的精細線路，有利于提高電信號的傳輸效果；對于高功率、高可靠、高品質的電子產品發展也具有重要的意義[5-7]。為此，本文在現有生產設備和條件下，研究了改良全加成工藝制作比半加成法和減成法更適合制作線寬較小、銅厚較大、線路規則度要求高的線路。

2 實驗部分

2.1 實驗主要儀器和材料

（1）減銅機器；（2）銅厚測試儀；（3）貼膜機；（4）LDI曝光機；（5）顯影機器；（6）電鍍機器；（7）退膜機器；（8）蝕刻機器；（9）金相顯微鏡；（10）玻璃纖維布為FR4基體的增強材料。

2.2 實驗過程

此次實驗，使用半加成法、減成法、改良全加成法；制作線寬/距為55μm/55μm、銅厚為35μm的精細線路，來分析改良全加成工藝在制作精細線路的優點。

2.2.1 工藝制作流程

半加成法：覆銅基板→貼干膜→曝光→顯影→圖電→退干膜→蝕刻

減成法：覆銅基板→貼干膜→曝光→顯影→蝕刻→退干膜

改良全加成法：導電基板→貼干膜→曝光→顯影→圖電→圖形轉移

2.2.2 工序與工藝參數

貼干膜：經水洗、微蝕、烤板等一些前處理后再貼干膜，選用厚度為26μm的宏瑞抗蝕干膜，貼干膜條件為：溫度100℃，壓力6.1kg/cm2，傳輸速度1.2m/min；

曝光：在川寶曝光機上曝光處理，曝光的能量為13.8mj/cm2；

顯影：顯影處理過后，減去未曝光的區域，顯影速度是3.1m/min；

圖電：在1.6L電鍍槽中，采用不溶性陽極材料和空氣攪拌方式進行電鍍，控制電流密度為1.55A/dm2，電鍍銅配方為：H2SO490～110mL/L，CuSO4·5H2O 75～85g/L，Cl- 55～65ppm，加速劑 0.75-0.85mL/L，抑制劑 15.5-21mL/L（半加成法、改良全加成法）；

蝕刻：利用CuCl2-HCl型蝕刻液將非線路區域蝕刻掉，剩下導電線路區域。蝕刻液組成為：Cu2+150～160g/L、HCl 1.9～2.3mol/L（半加成法、減成法）；

退干膜：將貼在銅層上經過曝光機固化后的干膜用濃度為3.2～4.5%的NaOH溶液褪去（半加成法、減成法）；

圖形轉移：將鋁板（包含導電線路）和半固化片（PP）通過熱壓的方式進行壓合，最終將線路圖形從鋁基板上轉移到覆銅絕緣基材上，完成整個全加成法線路的制作（改良全加成法）。

3 結果與討論

圖1是線寬/距為55μm/55μm、銅厚為35μm的精細線路切片，首先，圖1中白色部位為導電線路的橫截面，黑色為半固化片（PP）壓合后的絕緣材料；其中，圖1（a） 為半加成法制作產品；圖1（b）為減成法產品；圖1（c）為改良全加成工藝制作產品。從圖1便可以清楚地看出，導電線路規則度由低到高的順序為：減成法產品<半加成法產品<改良全加成工藝產品。

最后，通過實驗，表1是三種方式制作的精細線路數據和蝕刻因子的計算結果。

根據導電線路切片（圖1）及表1中的統計數據得出結果如下：

半加成法制作精細線路：當線路銅厚達到35μm左右時，線寬的下底、上底寬度相差比較小（平均3.3μm左右），說明了此方法在一定的程度上解決了側蝕現象（減小了下底、上底的寬度差），平均蝕刻因子達到25.1。但線寬的下底、上底寬度平均值均小于55μm，線路的橫截面積平均值為1237.7μm2，小于理論設計值（1510μm2）。以上結果表明：半加成法能夠制作出線寬為55μm、銅厚為35μm的精細線路，但線路的規則度和品質大大低于改良全加成法制作的精細線路。

減成法制作精細線路：線寬的下底和上底寬度相差很大（平均相差30.2μm左右，最大相差36.8μm）、側蝕現象很嚴重，下底寬度（平均55.8μm）與設計值55μm相差很小，但是上底寬度（平均25.5μm）和設計值55μm相差很大；線路的橫截面積平均值為1291.9μm2，小于理論設計值（1510μm2）。另外，從表1中可以得出，通過減成法制作精細線路的平均蝕刻因子僅為2.1，PCB質量規范條例（IPC-A-600H-2010）要求，蝕刻因子不低于2[8]。因此，利用減成法制作的線寬55μm、銅厚35μm的精細線路，其線路規則度和品質很差，幾乎不能滿足PCB質量規范條例（IPC-A-600H-2010）要求，即產品幾乎達不到要求。

改良全加成法制作精細線路，線寬的下底寬度和上底寬度相差很小（平均相差1.5μm左右，最大相差3.8μm），且下底寬度（平均49.6μm）和上底寬度（平均50.4μm）均非常接近設計值55μm；線路的橫截面積平均值為1515.5μm2，接近理論設計值（1510μm2）。從上述結果可以得出，利用改良全加成工藝制作的線寬55μm、銅厚35μm的精細線路，其線路規則度和品質非常好。所以，改良全加成法更適合制作線寬較小、線路銅厚度較大、線路規則度要求較高的線路。

結合圖1和表1中的數據可以看出，改良全加成法制作的導電線路規則度，其線路的品質（線寬、銅厚、面積與設計值的偏差）方面均遠遠優于減成法和半加成法。所以，改良全加成法更適合制作線寬較小、線路銅厚度較大、線路規則度要求較高的線路。

4 結論

經過線寬/線距為55μm/55μm， 銅厚為35μm的精細線路研究，結果表明：在相同的導電線路密度和厚度前提下，改良全加成工藝制備的精細線路，其導電線路規則度、線路品質（線寬、銅厚、面積與設計值的偏差）遠遠優于減成法和半加成法產品， 即改良全加成工藝更適合制作高品質、高銅厚HDI板電子產品。

參考文獻：

[1]Zhou G， He W， Wang S， et al. A Novel Nitric Acid Etchant and Its Application in Manufacturing Fine Lines for PCBs[J]. Electronics Packaging Manufacturing IEEE Transactions on， 2010，33（1）：20-35.

[2]王俊峰.電子封裝與微組裝密封技術發展[J].電子工藝技術， 2011，32（4）：195-205.

[3]Zhang J， Ye Y， Xie Y， et al. High density print circuit board line width measurement algorithm ased on statistical process control theory [J]. Optik-International Journal for Light and Electron Optics， 2013，124（20）：4470-4478.

[4]Chang F Y， Jambek A B， Al-Hadi A A. Advantages and Challenges of 10-Gbps Transmission on High-Density Interconnect Boards[J]. Journal of Electronic Materials， 2016，45（8）： 3130-3145.

[5]周文木，徐杰棟，吳梅珠，等.IC封裝基板超高精細線路制造工藝進展[J].電子元件與材料，2014，33（2）：4-10.

[6]Petter P M H， Veit H M， Bernardes A M. Evaluation of gold and silver leaching from printed circuit board of cellphones[J]. Waste Management， 2014，34（2）：470-483.

[7]王艷艷，何為，周國云，等.減成法制作雙面COF印制電路板工藝研究[J].印制電路信息，2011（5）：15-21.

[8]李曉蔚.HDI板制作的共性關鍵技術研究與應用[D].重慶大學，2014.