基于CORDIC算法在現場可編程門陣列中正余弦運算的優化實現

張笛， 雷海

(西南交通大學 電氣工程學院，四川 成都 610031)

0 引 言

目前，隨著中國高速鐵路與城市軌道交通的快速發展，對旅客乘車舒適度的要求也越來越高，這就對高速鐵路動車組與城市軌道交通車輛的核心部件——大功率變流器提出了更高的要求。因此大功率變流器的控制器逐漸采用現場可編程門陣列(Field Programmable Gate Array，FPGA)作為控制器硬件平臺，采用高級硬件描述語言Verilog或VHDL來設計控制器。與傳統的DSP控制器相比，基于FPGA的控制器內部是直接硬件電路運算，采用的是并行運行機制，能夠在較低頻率的系統時鐘下實現控制器的快速響應[1-2]。

在大功率變流器的控制器設計中，經常會使用到正余弦運算，目前通常采用“查找表”的方法解決控制器中的正余弦運算問題，但是這種方法導致的一個致命缺陷是占用FPGA芯片的大量存儲資源, 而FPGA的基本邏輯單元非常豐富，但是存儲資源卻非常有限[3]。文獻[4～6]介紹了CORDIC算法在正余弦運算中的應用，但是仍然占用較多芯片資源。針對這一問題，本文提出一種改進的基于CORDIC算法的正余弦運算。基于改進型CORDIC算法的正余弦運算不占用FPGA芯片的存儲資源，只占用FPGA少量的基本邏輯單元，而且內部運算多為移位與加法運算，非常適合在FPGA芯片中實現。

1 CORDIC算法原理

CORDIC算法可以在圓旋轉坐標系、線性坐標系和雙曲線坐標系下實現。通過圓旋轉坐標系，可被計算的函數的數目受到了限制。通過線性坐標系和雙曲線坐標系，可以直接計算更多的函數，如乘法和除法，進而間接計算更多的其他函數，但是系統將變得更加復雜。……