簡易系統級芯片內置高精度阻容振蕩器的校準方法

張巖松 梁步閣 趙黨軍 楊德貴

摘 要： 通過實驗探究一種適用于超大規模集成電路（VLSI）領域系統級芯片片內阻容（RC）振蕩器的校準方法。針對集成電路內部阻容振蕩器輸出時鐘頻率容易出現溫漂、工藝離散導致不精確等現象，通過改良片內時鐘校準邏輯，得出一種易于實現的、高效的、低成本的、可靠的方法。經試驗驗證，該方法可以有效保證振蕩電路的輸出精度，解決工藝、溫度、電壓等改變引起振蕩器輸出頻率變化的問題。

關鍵字： 超大規模集成電路； 系統級芯片； 高精度校準； 阻容振蕩電路； 時鐘校準邏輯； 頻率變化

中圖分類號： TN784+.1?34 文獻標識碼： A 文章編號： 1004?373X（2018）16?0031?04

Abstract： A calibration method of RC oscillator in SoC suitable for the field of very large scale integrated circuit （VLSI） was explored by experiment. In allusion to the phenomenon that the output clock frequency of the RC oscillator in integrated circuit is prone to temperature drift and inaccuracy caused by process indiscretion， an easy?to?implement， high?efficient， low cost and reliable method is obtained by improving the calibration logic of the on?chip clock. The test verification indicates that the method can effectively guarantee the output precision of the oscillation circuit， and solve the problem of oscillator′s output frequency variation caused by the changes of process， temperature and voltage.

Keywords： VLSI； SoC； high?precision calibration； RC oscillation circuit； clock calibration logic； frequency variation

阻容振蕩器因其頻率容易調節、元件體積小、低成本低能耗等特點被廣泛用于定時器和脈沖源中。它可以無需外部激勵信號就可以將直流信號轉化成周期性交流信號。然而，在實際應用中阻容振蕩器會受到工藝和溫度的限制，輸出頻率可能產生較大的誤差。而傳統的阻容振蕩器僅是達到對波形進行整形的目的，本質上沒有提高RC振蕩器周期精度的作用。因此，一種簡單、高效的校準阻容振蕩器方法顯得格外重要。

1 SoC內置高精度RC Oscillator的校準原理

圖1為RC Oscillator的校準原理設計框圖，其由通過復用I/O連接的集成電路和片外基準電路構成。集成電路主要由RC振蕩電路、片內FLASH和時鐘校準邏輯電路組成。根據RC振蕩電路內部結構可以得出，振蕩電路的輸出時鐘clk_out的振蕩周期T與RC關系：

在R下方有R1，R2，…，RX網絡，可以補償電路，用于微調R的值（通過數字接口adj_byte 來實現微調）。片內RC振蕩電路設置有與可微調電阻連接的第一接口，通過接口執行代碼來控制是哪一組電阻并聯進電路中。通過改變并聯電阻的數量和阻值來實現對R值的微調。由電阻并聯公式可知：

當電路中電阻并聯的個數越多，系統的總阻值越小；并聯的阻值越大，調節幅度越小。

接口執行代碼如下：

判斷RC值是否大于預定值，如果大于預定值，則通過調節電阻值減小時間常數：

if（（adj_cnt>16′h15f8）&&！（adj_up||adj_low））

beginadj_up<= 1′b1 ； bad_tr_en<= 1′b1 ；

adj_reg_24M<= adj_reg_24M ? 5′h1 ； end

判斷RC值是否小于預定值，如果小于預定值，則通過調節電阻值增加時間常數

else if（（adj_cnt<16′h15f8）&&！（adj_up||adj_low））

beginadj_low<= 1′b1 ；bad_tr_en<= 1′b1 ；

adj_reg_24M<= adj_reg_24M + 5′h1 ； end

當RC值正好等于預定值時，無需調整

else if（（adj_cnt==16′h15f8）&&！（adj_up||adj_low））

beginadj_ok<= 1′b1 ； ok_tr_en<= 1′b1 ； end

當時間常數被調高后，再次判斷是否頻率與預定頻率有偏差：

else if（adj_up）

begin if（（adj_cnt<=16′h15f8）||（！adj_reg_24M））

beginadj_ok<= 1′b1 ； ok_tr_en<= 1′b1 ；end

else if（adj_cnt>16′h15f8）

begin adj_reg_24M<= adj_reg_24M ? 5′h1 ；

bad_tr_en<= 1′b1 ；end

end

同理還有調低的判斷：

else if（adj_low）

begin if（（adj_cnt>=16′h15f8）||（&adj;_reg_24M））

beginadj_ok<= 1′b1 ； ok_tr_en<= 1′b1 ；end

else if（adj_cnt<16′h15f8）

begin adj_reg_24M<= adj_reg_24M + 5′h1 ；

bad_tr_en<= 1′b1 ；end

end

片內時鐘校準邏輯基于clk_out工作，解析RX的信息，依據其調整adj_byte的值，并通過TX反饋信息至片外。最終校準后的信息被保留在圖1中所示的片內FLASH當中。與以往利用數字校準技術對輸出頻率進行微調的方法相比，該方法的CMOS FLASH macro具有極佳的反復操作性，因此，校準的RC振蕩電路具備反復校準的功能。這樣可以更好地解決溫度漂移、電壓變化等因素所引起的輸出頻率變化問題。復用I/O接口是集成電路與外界通信的端口，復用形式的I/O可以控制芯片面積，保護電路。I/O端口電路如圖2所示。

2 SoC內置高精度RC Oscillator的校準流程

2.1 外部基準PC操作流程

整個校準過程片外僅需所述的片外基準PC輔助，無需時鐘采樣設備，可以通過RS 232端口或者USB端口跟被測IC建立物理連接。首先，外部基準PC啟動校準界面，完成初始化，根據設置的目標時鐘來初始化波特率，配置串口模式為：1位起始位（0）+8位數據+1位停止位（1）的模式。等待發出校準指令。以設定好的波特率發送00H，則會產生9 bit寬度的低電平信號。發送完成后立刻進入收數據模式，收完1 B數據后判斷是否為AAH，為AAH則表明校準完成，內部已經達到目標頻率，等待確認，并發送寫入命令。此處寫入是指將此時記錄的adj_byte寫入片內FLASH當中。在MPW shulte以及full mask初期需要加入等待確認，full mask后期此處為順序執行，即校準完成后自動將adj_byte寫入到片內FLASH當中。發送了寫命令后，IC內部自動將此命令翻譯為擦除+寫操作，以支持重復寫操作。如果校準沒有完成，則計算是否到達掃描邊界，如果到達邊界，則表明片內時鐘頻率無法達到設定的目標，校準已經到達邊界。達到上邊界應該提示將目標頻率調低，否則，調高。調整后重新進入收數據模式，再次校準。如果沒有到達邊界，則重新發送基準，重復校準。最后，等待寫入完成。

2.2 片內時鐘校準邏輯操作流程

校準阻容振蕩器的重點是如何簡潔、高效地銜接好內外數據。而管理好數據的存儲、導出是方法的成敗所在。在adj_byte為8 bit的情況下，8 bit的校準字節在一般的CMOS工藝下（例如CMOS 180 nm，110 nm）可以保障clk_out的誤差范圍控制在1%以內。如果要求更高（例如0.1%），可以擴展adj_byte的位寬（例如12 bit）。所以要將adj_byte值減小，clk_out頻率增大。片內時鐘校準邏輯采用的是二分法自動遞進式修正校準字節adj_byte，以實現對片內RC振蕩電路的內部電阻R的微調，從而補償輸出時鐘。這樣不僅提高了效率而且比傳統方式更加簡潔，即外部設置數值，當RX上升沿到來時，計數值大于目標值，即二分法判決到下半區，否則在上半區。系統將校準信息存儲在片內FLASH中，片內時鐘校準邏輯從片內FLASH中導出校準信息到片內時鐘校準邏輯。判斷導出的數據信息是否有效。因為擦除后的CMOS FLASH Macro，所有空間都為FFH，讀出FFH表明此空間沒有存儲過信息，校準字節也不允許為FFH；如果判斷數據為FFH，則將adj_byte 信息加載到adj_byte。判斷Date_input_IC（片內RX）是否有下降沿到來。Uart的空閑狀態下是高電平，一旦有下降沿到來，表示有信息進入IC。啟動計數器，用clk_out計數低電平信號的寬度。片外基準PC以固定的波特率發送00H字節，因此，應該收到9 bit寬度的低電平。判斷Date_input_IC（片內RX）是否有上升沿到來。上升沿到來表示一個字節傳遞結束。記錄此時計數器的值，與目標值進行對比如果小于目標值表明內部頻率偏小，則將adj_byte設置為最小值00H，即clk_out此時輸出最大頻率；否則將adj_byte設置為最大值FFH，即clk_out此時輸出最小頻率。

當輸出最大頻率時，通過片內TX，返回錯誤字節55H。并將計數器清零，并進入standby模式，等待Date_input_IC（片內RX）下一次下降沿到來。啟動計數器，用更新后的clk_out重新計數低電平信號的寬度。判斷clk_out是否調整為最大頻率。如果不是則在最大頻率大于目標頻率的前提下，進入順序微調頻率的過程。在順序調整過程中，必然有adj_byte等于00H的條件下記錄寬度大于目標值，因此，順序增加adj_byte就能使clk_out逐漸逼近目標。監測Date_input_IC（片內RX）上升沿到來時，記錄計數器的值，一旦出現記錄值小于目標值，則跳出停止校準返回OK=AAH（意味著內部頻率達到目標）；否則將adj_byte加1，經過微調后，再通過TX返回ERR=55H，繼續校準。否則在 adj_byte等于00H的條件下，判斷內部最大頻率是否大于目標。如果大于則具備調整的條件，從而逐次順序微調，否則不具備調整的條件，應該直接停止校準，返回OK=AAH。

當計數值大于目標值時，進入二分法的下半區，過程與上半區大致相同。校準成功后，立即返回AAH。正常情況下，將導出的有效校準信息加載到adj_byte。

3 仿真與實驗結果

本文仿真實驗利用Nc?verlog軟件編寫算法。圖3是模擬仿真時序流程圖。從圖中可以看出通過不斷的校準，振蕩器的波形誤差在逐漸減小。第一次時，可以通過時序圖看見數據，因為偏差較大使數據在最后一位發生錯誤，數據0變成了1，結果變得不準確。第二次，經過校正后的數據偏差變小，雖然數據仍有偏差，但是本文方法有著很好的容錯性，數據沒有發生錯誤。經過幾次校正后，可以看見誤差幾乎沒有，系統校正效果較好。校正結束后，信號寫入FLASH內。

在實際工程應用中，已經成功將此方法轉換成芯片模式生產出來，并應用在實際中。為測試該方法的性能，搭建芯片測試環境，如圖4所示。借助串口助手軟件將設計的電路板與軟件相連。電路板分為兩部分，接口部分與芯片部分。調節電路，進入工作模式，在串口助手的界面中如圖5所示，輸入00，然后觀察返回的數據，當界面出現AA是代表校正完成。

從圖6可以看出，校正中，頻率一直在逐步減小靠近目標值，并在幾次之后達到AA。而從對應的示波器顯示的波形，可以清楚的看到，頻率一直在細微的減小趨近目標值。

4 結 論

本文設計的阻容振蕩器校準方法縮短了設計周期，需求的外部輔助設備很少，且常見，并不占用IC的I/O資源，合理地降低了設計風險，是一種易于實現的、很有效的RC振蕩器校準方法。經過仿真驗證和實際硬件測試均可以有效地證明該方法與以往的方法相比更加可靠高效。

參考文獻

[1] 李琳.RC正弦波振蕩器的仿真研究[J].黑龍江科技信息，2016（2）：16.

LI Lin. RC sinusoidal oscillator simulation research [J]. Heilongjiang science and technology information， 2016（2）： 16.

[2] 王展飛，魯文高，李峰，等.一種頻率線性可調的正交正弦波振蕩器[J].北京大學學報（自然科學版），2009，45（1）：49?53.

WANG Zhanfei， LU Wengao， LI Feng， et al. A linearly tunable quadrature sinusoidal oscillator [J]. Acta Scientiarum Naturalium Universitatis Pekinensis， 2009， 45（1）： 49?53.

[3] WANG Guangyi， CAI Bozhen， JIN Peipei， et al. Memcapacitor model and its application in a chaotic oscillator [J]. Chinese physics B， 2016， 25（1）： 010503.

[4] 劉簾曦，楊銀堂，朱樟明，等.一種新型高精度RC振蕩器電路設計[J].電路與系統學報，2005，10（1）：147?150.

LIU Lianxi， YANG Yintang， ZHU Zhangming， et al. Design of novel high?accuracy RC oscillator [J]. Journal of circuits and systems， 2005， 10（1）： 147?150.

[5] 李松松.基于Multisim的電子線路設計與仿真[M].楊凌：西北農林科技大學出版社，2014.

LI Songsong. Electronic circuit design and simulation in Multisim [M]. Yangling： Northwest A&F; University Press， 2014.

[6] 李城鑫.微波光子振蕩器的研究[D].成都：電子科技大學，2015.

LI Chengxin. Research on microwave photonic oscillator [D]. Chengdu： University of Electronic Science and Technology of China， 2015.

[7] 王華，宋千，周智敏.利用對比度最優準則的壓控振蕩器調頻非線性誤差估計與校正方法[J].國防科技大學學報，2015，37（2）：65?71.

WANG Hua， SONG Qian， ZHOU Zhimin. Method of voltage controlled oscillator frequency nonlinearity estimation and correction based on contrast optimization [J]. Journal of National University of Defense Technology， 2015， 37（2）： 65?71.

[8] 徐衛林.無線射頻通信片上系統的壓控振蕩器與電源管理的研究[D].武漢：武漢大學，2011.

XU Weilin. Research on voltage controlled oscillator and power management of radio frequency communication SoC [D]. Wuhan： Wuhan university， 2011.

[9] 牛萍娟，于莉媛，毛陸虹，等.基于共振隧穿機制的太赫茲波振蕩器特性模擬[J].電工技術學報，2014，29（12）：102?106.

NIU Pingjuan， YU Liyuan， MAO Luhong， et al. Simulation of characteristics of terahertz oscillator based on resonant tunneling mechanism [J]. Transactions of China Electrotechnical Society， 2014， 29（12）： 102?106.

[10] 蘇玉剛，謝詩云，呼愛國，等.LCL復合諧振型電場耦合式無線電能傳輸系統傳輸特性分析[J].電工技術學報，2015，30（19）：55?60.

SU Yugang， XIE Shiyun， HU Aiguo， et al. Transmission property analysis of electric?field coupled wireless power transfer system with LCL resonant network [J]. Transactions of China Electrotechnical Society， 2015， 30（19）： 55?60.

[11] 魏克銀，徐俊霞，韓輝，等.帶阻容負載的獨立發電機整流系統的靜態穩定性研究[J].電工技術學報，2012，27（10）：228?234.

WEI Keyin， XU Junxia， HAN Hui， et al. Study on steady?state stability of generator?rectifier system with capacitor?resistor load [J]. Transactions of China Electrotechnical Society， 2012， 27（10）： 228?234.