具有小步進(jìn)和低相噪的頻率合成器的設(shè)計(jì)

蔣佳男 馬忠松

摘 要： 為了設(shè)計(jì)具有小步進(jìn)和低相噪的頻率合成器，分析了直接式、鎖相式和直接數(shù)字式頻率合成器的優(yōu)缺點(diǎn)，以及結(jié)合鎖相環(huán)與直接數(shù)字式頻率合成器的多種設(shè)計(jì)方案。在此基礎(chǔ)上，使用DDS激勵(lì)PLL的頻率合成技術(shù)，設(shè)計(jì)了滿足多種指標(biāo)的頻率合成器。該合成器的步進(jìn)是1 Hz，當(dāng)頻率是10 kHz時(shí)，合成器的相位噪聲低于-90 dBc/Hz，同時(shí)其輸出帶寬較大。

關(guān)鍵詞： 頻率合成； 鎖相環(huán)； 低相噪； 小步進(jìn)； 頻率合成器； 雜散

中圖分類(lèi)號(hào)： TN73?34； TN74 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2018）16?0009?04

Abstract： A frequency synthesizer with small step and low phase noise is designed by analyzing the advantages and disadvantages of direct， phase?locked and direct digital synthesizers， and combining multiple design schemes of phase?locked loop and direct digital synthesizers. On this basis， the frequency synthesis technology using DDS to stimulate PLL is adopted to design the frequency synthesizer that can satisfy various indicators. The step of the synthesizer is 1 Hz， and when the frequency is 10 kHz， the phase noise of the synthesizer is lower than -90 dBc/Hz， and the output bandwidth of the synthesizer is relatively large.

Keywords： frequency synthesis； phase?locked loop； low phase noise； small step； synthesizer； stray

0 引 言

在現(xiàn)代電子系統(tǒng)中，頻率合成器是通信、雷達(dá)和電子對(duì)抗等設(shè)備的重要組成部分，其輸出信號(hào)的穩(wěn)定與準(zhǔn)確程度直接影響通信、電子對(duì)抗等系統(tǒng)的整體性能[1?3]。所以，如何設(shè)計(jì)具有高穩(wěn)定性和高準(zhǔn)確度的頻率合成器始終是學(xué)術(shù)界研究的熱點(diǎn)內(nèi)容。一般而言，頻率合成器是一種使用標(biāo)準(zhǔn)信號(hào)和多種技術(shù)手段生成大量離散頻率信號(hào)的電子設(shè)備，常用于微波掃頻中頻率參考信號(hào)的生成[4?6]。

根據(jù)頻率合成技術(shù)的實(shí)現(xiàn)方式，頻率合成器可分為直接式、鎖相式和直接數(shù)字式頻率合成器[7?10]。其中，直接式頻率合成器也被稱(chēng)為分頻?混頻?倍頻式頻率合成器。此設(shè)備是使用晶體震蕩的信號(hào)產(chǎn)生目標(biāo)頻率信號(hào)，該技術(shù)必須保持所有晶體的頻率穩(wěn)定性和準(zhǔn)確度，故生產(chǎn)成本較高。鎖相式（Phase Locked Loop，PLL）頻率合成器是通過(guò)比較晶體信號(hào)與振蕩電路信號(hào)的相位，再調(diào)整振蕩電路信號(hào)的相位，以減少兩種信號(hào)的相位差，從而盡量使振蕩電路信號(hào)的輸出頻率與晶體信號(hào)保持一致。鎖相式頻率合成技術(shù)出現(xiàn)于20世紀(jì)50年代，其優(yōu)點(diǎn)是性能穩(wěn)定，電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是環(huán)路的響應(yīng)時(shí)間較慢。直接數(shù)字式（Direct Digital Synthesizer，DDS）頻率合成器是直接使用抽樣和數(shù)字化等，數(shù)字計(jì)算技術(shù)產(chǎn)生合成頻率。該技術(shù)的優(yōu)點(diǎn)是輸出信號(hào)相位是連續(xù)的，噪聲比較低，且設(shè)備的體積小，信號(hào)分辨率與轉(zhuǎn)換速度較高；缺點(diǎn)是輸出信號(hào)的雜散多，輸出頻率較窄。

基于這三種頻率合成器的研究背景，為了設(shè)計(jì)具有小步進(jìn)、低相噪、低雜散和寬帶輸出的頻率合成器，本文綜合使用鎖相式（PLL）和直接數(shù)字式（DDS）頻率合成器，規(guī)避這兩種實(shí)現(xiàn)技術(shù)的缺點(diǎn)，最終設(shè)計(jì)與實(shí)現(xiàn)了兼具兩種優(yōu)點(diǎn)的頻率合成器。

1 DDS+PLL頻率合成器

通過(guò)對(duì)DDS頻率合成器進(jìn)行研究分析可知，其優(yōu)點(diǎn)在于信號(hào)分辨率高，頻率轉(zhuǎn)換時(shí)間少；缺點(diǎn)在于信號(hào)的頻譜存在諸多雜散分量，從而導(dǎo)致信號(hào)的頻段難以滿足高頻輸出的要求。同樣，PLL頻率合成器的優(yōu)點(diǎn)在于輸出頻率較高且頻譜純凈；缺點(diǎn)在于頻率轉(zhuǎn)換時(shí)間過(guò)長(zhǎng)，即電路的響應(yīng)僅可以達(dá)到微秒級(jí)。由頻率合成器的優(yōu)缺點(diǎn)分析可知，DDS和PPL頻率合成器的優(yōu)缺點(diǎn)是互補(bǔ)的，結(jié)合這兩種頻率合成器的設(shè)計(jì)可以得到一種混合使用的頻率合成器。該種頻率合成器兼具這兩種設(shè)備的優(yōu)點(diǎn)，而不存在兩種頻率合成器的缺點(diǎn)。

1.1 DDS激勵(lì)PLL的頻率合成技術(shù)

DDS激勵(lì)PLL的頻率合成技術(shù)是使用DDS和PLL混合方式的頻率合成器，常被用于寬帶雷達(dá)信號(hào)的生成過(guò)程。其電路結(jié)構(gòu)見(jiàn)圖1。

由于帶通濾波器（BPF）和鑒相器之間有一個(gè)硬限幅電路，故該方案克服了DDS頻率合成器的雜散較小的缺點(diǎn)，其最終輸出結(jié)果是：

式中：[N]表示DDS的相位累加器位長(zhǎng)；[K]表示DDS的頻率控制字；[fc]表示DDS參考時(shí)鐘的頻率。令[Mmin]表示PLL頻率合成器的最小分頻比，[f′]表示DDS頻率合成器的中心頻率，則該頻率合成器的帶寬為[BWDDS=f′Mmin]。

1.2 環(huán)外混頻的DDS+PLL頻率合成技術(shù)

在環(huán)外混頻的DDS+PLL頻率合成技術(shù)中，DDS和PLL頻率合成器是兩個(gè)獨(dú)立的電路結(jié)構(gòu)。這兩個(gè)電路結(jié)構(gòu)的信號(hào)由混頻器處理之后輸出，其電路結(jié)構(gòu)如圖2所示。

該方案的頻率輸出結(jié)果是：

該方案實(shí)現(xiàn)了帶寬的連續(xù)覆蓋，其帶寬為[BWDDS≥fR]。

1.3 環(huán)內(nèi)混頻的DDS+PLL頻率合成技術(shù)

該方案將混頻器加入了鎖相環(huán)的電路中，進(jìn)一步優(yōu)化了方案的頻率合成效率。其電路結(jié)構(gòu)如圖3所示。

2 小步進(jìn)低相噪低雜散頻率合成方案

在Ku波段的頻率合成方案設(shè)計(jì)過(guò)程中，其設(shè)計(jì)難點(diǎn)在于同時(shí)實(shí)現(xiàn)多項(xiàng)指標(biāo)，這些指標(biāo)包括輸出頻率的范圍為12.55～13.85 GHz；輸出功率的大小是12 dBm；頻率步進(jìn)的大小為1 Hz；雜散小于-60 dBc；當(dāng)信號(hào)頻率是10 Hz時(shí)，相位噪聲小于-70 dBc/Hz；當(dāng)頻率是100 Hz時(shí)，相位噪聲小于-78 dBc/Hz；當(dāng)頻率是1 kHz時(shí)，相位噪聲小于-84 dBc/Hz；當(dāng)頻率是10 kHz時(shí)，相位噪聲小于-92 dBc/Hz；當(dāng)頻率是100 kHz時(shí)，相位噪聲小于-100 dBc/Hz；輸入?yún)⒖碱l率的大小是10 MHz。為了設(shè)計(jì)達(dá)到多個(gè)參數(shù)的頻率合成器，本文使用了DDS激勵(lì)PLL的頻率合成技術(shù)。同時(shí)與PDRO進(jìn)行混頻，得到了Ku波段的頻率輸出，完成了具有小步進(jìn)和低相噪的頻率合成器的設(shè)計(jì)。

2.1 參考信號(hào)源的設(shè)計(jì)方案

因系統(tǒng)的輸入?yún)⒖碱l率是10 MHz，且為了減小相位噪聲，本振鎖相環(huán)的參考源采用高鑒相頻率。本系統(tǒng)使用的鑒相頻率是100 MHz，故系統(tǒng)必須使用倍頻器將輸入的10 MHz放大到100 MHz，但此時(shí)相位噪聲的指標(biāo)會(huì)惡化20 dB。為了降低這一指標(biāo)，使用鎖相技術(shù)，由此既降低了相位噪聲，同時(shí)也提高了100 MHz晶體源的性能。

其實(shí)現(xiàn)框架如圖4所示。

2.2 本振的設(shè)計(jì)方案

為了實(shí)現(xiàn)小步進(jìn)的指標(biāo)，該系統(tǒng)的本振一般會(huì)使用DDS或小數(shù)分頻鎖相環(huán)實(shí)現(xiàn)。因小數(shù)分頻鎖相環(huán)可以控制的最小步進(jìn)單位是kHz，難以滿足本文的設(shè)計(jì)要求。所以，本系統(tǒng)的本振使用DDS技術(shù)實(shí)現(xiàn)1 Hz的頻率步進(jìn)。此外，本文使用了鎖相式頻率合成技術(shù)，完成了1.5 GHz的寬帶輸出，其具體方法是利用寬帶壓控振蕩器輸出1.5 GHz的頻率。該方法的優(yōu)點(diǎn)是電路實(shí)現(xiàn)相對(duì)簡(jiǎn)單，可以將電路設(shè)備小型化；其缺點(diǎn)是該振蕩器的驅(qū)動(dòng)只能使用有緣環(huán)路，而在該過(guò)程中會(huì)產(chǎn)生一些噪聲。由于本系統(tǒng)的模塊化和規(guī)范化的要求，文中使用了此方法進(jìn)行寬帶輸出。

綜合上面分析的內(nèi)容可知，系統(tǒng)的本振需要使用DDS+PLL的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)。由上文的分析可知，3種實(shí)現(xiàn)方案均可滿足系統(tǒng)的步進(jìn)和輸出頻點(diǎn)的設(shè)計(jì)要求。但由于環(huán)內(nèi)與環(huán)外混頻的DDS+PLL頻率合成技術(shù)均無(wú)法輸出滿足系統(tǒng)要求的帶寬，故文中選用DDS激勵(lì)PLL的頻率合成技術(shù)作為本振的實(shí)現(xiàn)方案。需要指出的是，第1.1節(jié)介紹的頻率合成技術(shù)的輸出信號(hào)在倍頻的作用下，頻率達(dá)到Ku波段。在此過(guò)程中，信號(hào)的相位噪聲將大量增加，故本振的電路還需要加入變頻處理電路。在本文中，由于Ku波段的PDRO具有相位噪聲低的優(yōu)點(diǎn)。所以，本振變頻選用了PDRO作為電路中的高頻段單頻點(diǎn)本振。在本振的設(shè)計(jì)方案中，DDS時(shí)鐘由獨(dú)立的PLL電路提供，PPL的輸出信號(hào)在四分頻的作用下輸入DDS。同時(shí)經(jīng)過(guò)頻率為100 MHz分頻PLL的作用，提供了25 MHz的參考時(shí)鐘。該設(shè)計(jì)方案可以減少DDS的雜散指標(biāo)，其具體實(shí)現(xiàn)框架如圖5所示。

3 性能分析

在完成頻率合成器的設(shè)計(jì)之后，文中還需要對(duì)該合成器的指標(biāo)進(jìn)行具體分析，確定該合成器是否達(dá)到設(shè)計(jì)要求。

3.1 步進(jìn)分析

在本系統(tǒng)的設(shè)計(jì)中，頻率合成器的步進(jìn)是1 Hz。在實(shí)際的系統(tǒng)中，DDS實(shí)現(xiàn)了這一功能。若參考時(shí)鐘的大小為1 GHz，則DDS輸出頻率的分辨率為：

這一結(jié)果意味著，即使PLL在進(jìn)行40倍頻之后，該頻率分辨率仍可滿足系統(tǒng)的步進(jìn)要求。

3.2 相位噪聲分析

因本系統(tǒng)使用了DDS激勵(lì)PLL的頻率合成技術(shù)，故文中需要反推混頻器前輸入信號(hào)的相位噪聲。同時(shí)考慮倍頻所帶來(lái)的相位噪聲的惡化情況，再反推DDS輸出相位噪聲的情況。經(jīng)過(guò)考慮參考時(shí)鐘、四分頻和鑒相器的多重作用之后，最終可得到系統(tǒng)的相位噪聲分配。鑒于文章的篇幅，其具體計(jì)算過(guò)程不再列出，計(jì)算結(jié)果見(jiàn)表1。

表中的最后一列就是該系統(tǒng)所達(dá)到的相位噪聲的計(jì)算結(jié)果，其完全滿足系統(tǒng)的設(shè)計(jì)要求。

4 結(jié) 語(yǔ)

隨著衛(wèi)星通信研究的不斷深入，地面基站中Ku波段上變頻設(shè)備的設(shè)計(jì)受到廣泛的關(guān)注。本文基于Ku波段的變頻設(shè)備系統(tǒng)設(shè)計(jì)要求，對(duì)小步進(jìn)和低相噪的頻率合成器進(jìn)行深入的研究，并設(shè)計(jì)得到了滿足各種指標(biāo)要求的Ku波段的頻率合成器。經(jīng)過(guò)分析，該頻率合成器符合系統(tǒng)的設(shè)計(jì)要求，且具有較高的理論價(jià)值與實(shí)際意義。

參考文獻(xiàn)

[1] 周葉華，葉寶盛，程明，等.一種高頻譜純度的C頻段寬帶頻率合成器設(shè)計(jì)[J].電訊技術(shù)，2018，58（2）：219?224.

ZHOU Yehua， YE Baosheng， CHENG Ming， et al. Design of a high spectral purity C?band frequency synthesizer [J]. Telecommunication engineering， 2018， 58（2）： 219?224.

[2] 鄧迅，石玉，張鈺英.基于DDS的C波段寬帶小步進(jìn)低相噪頻率源的設(shè)計(jì)與實(shí)現(xiàn)[J].磁性材料及器件，2018，49（1）：43?46.

DENG Xun， SHI Yu， ZHANG Yuying. Design of C?band wide band small step and low phase noise frequency source based on DDS [J]. Journal of magnetic materials and devices， 2018， 49（1）： 43?46.

[3] 張?zhí)m，劉玉寶，吳國(guó)喬，等.基于HMC703的寬帶低相噪低雜散頻率合成器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2014，37（1）：93?95.

ZHANG Lan， LIU Yubao， WU Guoqiao， et al. Design of HMC703?based broadband frequency synthesizer with low phase noise and low spurious [J]. Modern electronics technique， 2014， 37（1）： 93?95.

[4] 周彪，胡丹，李麗，等.S頻段小型化低相噪倍頻器設(shè)計(jì)[J].通訊世界，2017（15）：13?14.

ZHOU Biao， HU Dan， LI Li， et al. Design of S?band miniature low phase noise frequency multiplier [J]. Telecom world， 2017（15）： 13?14.

[5] 李海華.小步進(jìn)、低相噪頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[D].武漢：華中科技大學(xué)，2016.

LI Haihua. Design and implementation of small step and low phase noise frequency synthesizer [D]. Wuhan： Huazhong University of Science and Technology， 2016.

[6] 錢(qián)淵源.基于AD9914的C波段頻率合成器的研究[D].南京：南京理工大學(xué)，2016.

QIAN Yuanyuan. Research on C band frequency synthesizer based on AD9914 [D]. Nanjing： Nanjing University of Science and Technology， 2016.

[7] 朱英超.基于微波介電陶瓷的X波段取樣鎖相介質(zhì)振蕩器[D].成都：電子科技大學(xué)，2016.

ZHU Yingchao. X band sampling phase locked dielectric oscillator based on microwave dielectric ceramics [D]. Chengdu： University of Electronic Science and Technology of China， 2016.

[8] 郄錦輝，舒燕，王亞洲.低相噪低雜散C波段頻率合成器的設(shè)計(jì)[J].計(jì)算機(jī)與網(wǎng)絡(luò)，2011，37（10）：48?50.

QIE Jinhui， SHU Yan， WANG Yazhou. Design on C?band frequency synthesizer with low phase noise and spur reduction [J]. Computer & network， 2011， 37（10）： 48?50.

[9] 王川宇，潘碑，丁玉寧.X波段低相噪細(xì)步進(jìn)頻率合成器的研制[J].固體電子學(xué)研究與進(jìn)展，2014，34（1）：56?59.

WANG Chuanyu， PAN Bei， DING Yuning. Development of X?band low phase noise and narrow resolution frequency synthesizer [J]. Research & progress of SSE， 2014， 34（1）： 56?59.

[10] 虞洋華.寬帶低雜散S波段下變頻組件研究[D].南京：南京理工大學(xué)，2016.

YU Yanghua. Research on conversion module under broadband low spurious S band [D]. Nanjing： Nanjing University of Science and Technology， 2016.