基于ARM和FPGA超聲波壓電陶瓷數字變頻驅動*

，，，，，，

(1.長沙理工大學 物理與電子科學學院，長沙 410114；2. 長沙億旭智能科技有限公司；3.近地空間電磁環境監測與建模湖南省普通高校重點實驗室)

引　言

壓電陶瓷是一種能夠將機械動能和電能之間互相轉換的陶瓷材料，它的原理是壓電效應，壓電陶瓷具有正壓電效應和逆壓電效應[1]。通過壓電陶瓷的逆壓電效應可以生成超聲波信號，且功率可調，廣泛應用于超聲換能器、超聲波焊接、超聲波清洗、醫學美容、超聲馬達等[3]。目前國內主要壓電陶瓷驅動存在精度、發熱、低頻特性低和零點漂移等問題[4]，因此研究一種頻率精度高、功率大的壓電陶瓷是本設計的主要目的。本文研究的是利用ARM控制FPGA產生死區可調的PWM波，實現調節輸出頻率、輸出電壓的功能設計。通過以IGBT為驅動元件的H橋輸出，經濾波后變為頻率、電壓可變的正弦信號驅動超聲波探頭。

1　相關原理介紹

1.1　超聲波壓電陶瓷數字變頻驅動原理

壓電陶瓷材料是工業發展過程中可以進行機械能和電能之間互相轉化的材料，它的原理是壓電效應，所謂壓電效應就是壓電陶瓷材料(微位移器)可以對電能和機械能進行互相轉化[2]。當把電能與壓電陶瓷作用它會發生形變，如果作用的電能是持續性的，那么壓電陶瓷就可以不斷形變產生不同的頻率波；如果頻率超過20 kHz就生成了超聲波，這就是壓電材料逆壓電效應。

利用逆壓電效應可以把高頻電壓轉化為高頻率的振動，從而產生超聲波。該系統的結構如圖1所示，電路中ARM芯片采用STM32F103系列CPU。

圖1　超聲波壓電陶瓷驅動實現原理圖

系統主要分為控制板和驅動板兩個部分:控制板主要是通過FPGA產生4路PWM波輸出(UH/UL/WH/WL)，頻率在16～40 kHz之間變化。 FPGA產生的PWM輸出信號，其輸出頻率、占空比、死區時間等數據由ARM通過SPI總線通信送來。而改變輸出數據，或者停止PWM輸出的控制，均由ARM負責。ARM通過RS485串口連接LCD觸摸屏或者PC電腦上位機，實現人機交互功能。因此超聲波陶瓷所需要的輸出頻率和電壓、功率等參數均可通過LCD來設置。另外CPU通過交流電流、電壓傳感器采集壓電陶瓷的工作電流與電壓并計算出實際輸出功率，ARM將它與設定的輸出功率比較，通過PID控制方法改變輸出PWM波的占空比，從而達到調節輸出電壓與功率的目的。

驅動板采用了工頻交流電直接供電，220 V/50 Hz的交流電通過全橋整流和電容濾波后，獲得一個約310 V的直流電壓。控制板產生的PWM波經過驅動電路74HC245芯片增強信號后，通過光耦隔離電路后引入驅動板，然后4路信號通過IR2136S自舉升壓驅動后由IGBT組成H橋電路。最后通過變壓器隔離降壓，電容濾波后輸出驅動超聲波壓電陶瓷產生相應頻率的超聲波。

1.2　PWM波原理

PWM的基本原理是：以正弦波作為逆變器的調制輸出期望單極性PWM波形,然后用頻率比期望波形高很多的等腰三角波來作為載波(Carrier wave) ,再用頻率與所要形成的波形相互統一的正弦波作為調制波(Modulation wave)。

當調制三角波與正弦波曲線發生相交時,在其相交時刻輸出控制信號, 用于控制功率器件的開通與關斷, 通過這樣的方式就可以獲得一系列所需要的幅度相等且脈寬正比于對應區間正弦波曲線的函數值的矩形脈沖。即把正弦波平均分成n等分，再用與其等面積的矩形脈沖來替換每等分的正弦曲線，用以替換的矩形脈沖的幅值恒定，各脈沖的中點與每等分的中點重合，這樣所得到的矩形波就與期望的正弦波等效。這種調制方法稱作正弦波脈寬調制,這種序列的矩形波稱作PWM波[9]。單極性PWM的原理圖如圖2所示。

圖2　單極性PWM原理圖

本設計中，通過IR2136S驅動兩對IGBT功率管，共4路PWM輸出，分別是UH、UL、WH、WL，無重疊的PWM信號UH/UL為一對，稱為上管與下管，上管和下管不能同時導通，利用輸出波的死區時間來設置導通時間，死區可以改變PWM波的輸出大小從而也可以達到調節輸出電壓大小、調節輸出功率的目的。

圖3　死區產生原理圖

由于本設計中使用的開關器件的特性，在這里需要設置死區。死區時間被插入到一個開關器件的關斷和另一個開關器件的導通之間。設置死區其實就是用來保證在任何情況下，每條支路上在一個開關器件沒有完全關斷時，另一個開關器件不導通。極端的情況包括用戶裝載了一個比占空周期更大的死區值或占空比為100%或0%的死區值。設置死區也就是產生某種延時，這種延時使得一個開關器件在開啟前，另一個開關器件已完全關斷。所需要的延時時間是由開關器件的開啟或關斷特性和負載的特性所決定的即設置合適的死區值[7]。死區產生的波形如圖3所示。圖3中輸入的是FPGA的主頻時序，然后利用程序設計輸出的一對(兩路)PWM波如UH/UL，輸出兩路波形的波峰和波谷，它們是利用死區時間錯開的，避免同時導通，虛線時間段表示兩路波的死區時間。

2　硬件設計

驅動電路硬件部分主要分為4大模塊：主控制器模塊、電源模塊、通信模塊與顯示模塊，主控制器模塊采用FPGA+ARM系統架構，主要用于產生PWM信號。

2.1　主控制器模塊

主控制器模塊的ARM處理器通過RS485與上位機連接，再通過Modbus通信協議的方式接收上位機發送的頻率、死區時間等參數，然后利用SPI總線將數據發送給FPGA，產生所需要的PWM波。考慮到FPGA驅動能力有限，此處加入74HC245驅動芯片來提高驅動能力，隨后輸出4路PWM波。控制部分結構如圖4所示。

圖4　控制部分結構圖

FPGA產生的4路驅動信號通過光耦隔離電路后引入驅動板，通過IR2136S自舉后驅動由IGBT組成的H橋電路。最后通過變壓器隔離降壓，電容濾波后輸出驅動超聲波壓電陶瓷產生相應頻率的超聲波。驅動部分結構圖如圖5所示。

圖5　驅動部分結構圖

2.2　電源模塊

超聲波壓電陶瓷數字變頻驅動的輸入端采用工頻交流電直接供電，220 V/50 Hz的交流電通過全橋整流和電容濾波后，得到一個310 V左右的直流電壓，電路如圖6所示。

圖6　輸入電源整流電路

主電路通過控制IGBT開關器件的導通與關斷實現DC-AC的轉換。這里利用FPGA產生的帶死區的PWM波來控制IGBT的開通和關斷[7-8]。采用單相H橋電路，下面來說明基本原理。H橋驅動電路原理圖如圖7所示。

圖7　H橋驅動電路

圖7中輸入直流電壓為E，RL代表負載。當開關Q1、Q4接通，Q2、Q3斷開時，電流流過Q1、RL、Q4時，負載上的電壓極性是左正右負，電流從左流向右；當開關Q2、Q3接通，Q1、Q4斷開時，電流流過Q3、RL、Q2時，負載上的電壓極性是左負右正，電流從右流向左，電壓和電流極性與之前反相。若兩組開關Q1、Q4和Q2、Q3以某個頻率f交替切換工作時，負載RL上就可得到頻率為f的交變電壓Uo，其數值等于E[9-10]。本設計的開關Q1、Q2 、Q3、Q4是由開關器件IGBT來代替的。輸入的控制信號是帶死區的PWM波形，由FPGA產生。H橋IGBT具體驅動電路如圖8所示。

圖8　H橋IGBT驅動電路

2.3　通信與顯示模塊

電源輸出頻率、功率在LCD觸控顯示屏上顯示，ARM將數據通過串口線傳送給LCD觸控顯示屏，通信采用的是Modbus協議。LCD觸控顯示屏，而電源控制板作為從機，主機和從機可以互相請求和應答。LCD觸控屏界面主要顯示輸出電壓、頻率。通信模塊由RS485器件及其外部電路組成。 RS485通信模塊電路圖如圖9所示。

圖9　RS485通信模塊電路圖

圖10　電路原理圖

在輸出顯示部分，本設計加入了電流電壓傳感器用于檢測輸出電流和輸出的電壓，由CPU的DMA做A/D采集。主控CPU采集處理后送LCD顯示，同時能改變電流值進行反饋調節，提高電路輸出穩定性[10]。本設計的超聲波頻率在20 kHz以上，A/D采集范圍過高。采用單運放T型全波整流可以很好地解決問題，整流、濾波后輸出電流電壓在A/D采樣范圍內，整流電路R1=R2=2R3，設置增益為1/2,輸出端是同相放大器，增益設置為2。具體電路及仿真如圖10和圖11所示。

3　系統軟件設計

系統軟件要完成PWM波的產生、RS485數據控制和數據處理通信等功能，因此主程序設計包括了FPGA信號產生、STM32數據控制處理、數據校正和顯示等。該系統的主程序流程圖如圖12所示，兩路光電數據的采集是在FPGA中完成，采集數據實質為光電信號的低電平脈沖時間，包括標準棒的時間和待測工件的時間。FPGA將計數時間通過SPI協議傳輸給STM32微控制器，STM32接收數據后進行數據計算，再將計算的工件結果通過串口發送到上位機中，上位機對數據進行實時顯示，還可以對結果進行校正調試。

3.1　FPGA生成PWM波程序設計

通過SPI發送4個字節給FPGA來控制PWM輸出的占空比。.spi接收4個字節的數據,暫時只用了兩個,預留兩個做備用。T0:設置頻率,地址為0；T1:設置電壓,地址為1。相當于放到一個數組中,有4個16位的元素。

module PWM_Out(

sys_clk,

圖11　Proeus仿真波形

圖12　主程序流程圖

sys_rst_n,

mosi,//定義spi的時鐘、數據、片選

sck,

Rstn_T,

T0_clk,

clk_25m,

LED3,

LED4,

testpin_bank4,

testpin_bank3,

testpin_bank2,

testpin_bank1,

clk_out,

F_STOP,//停止驅動芯片

F_ERROR,//驅動芯片報

//錯信號輸入

clr_error_in,//CPU 的報警

//清除信號

F_ERROR_OUT,//驅動器報錯

//信號輸出CPU

jumper_new_pcb,//IR2136=1,IR2131=0;

cpu_clk,

pwm_out_UH,

pwm_out_UL,

pwm_out_VH,

pwm_out_VL,

rs232_tx//串口發送

);

3.2　FPGA和單片機 SPI數據傳輸模塊

實現STM32發送數據給FPGA，使FPGA芯片輸出的SPW波按正弦信號輸出，同時將輸出信號送入驅動板。代碼。

通過改變Modbus的設定頻率改變輸出信號的頻率，輸出PWM的頻率在16～50 kHz之間可以調節。改變Modbus的電壓控制死區的范圍，死區越大則輸出功率越低，死區越小輸出功率越大。

4　實驗結果與分析

4.1　FPGA計數、晶振倍頻

FPGA的晶振50 MHz倍頻到150 MHz，計數150 MHz主時鐘，計數值設置為T，則對應超聲波輸出的頻率為150 M/T。例如輸出頻率設置為20 kHz則150 000 000/7 500=20 000 ，也就是FPGA計數7 500次。

例化PLL產生模塊：

//50 MHz倍頻150 MHz

pll pll_inst {

CLKI(sys_clk),//PLL輸入時鐘50 MHz

STDBY(locked),

//PLL輸出有效標志位，低表示PLL輸出有效

RST(pll_rst),//PLL復位信號,高電平復位

CLKOP(clk_150m),//PLL輸出150 MHz時鐘

CLKOS(clk_200m)//PLL輸出200 MHz時鐘

};

endmodule

4.2　實驗數據結果分析

為了測試產生的超聲波信號是否可以驅動換能器，對普通的一款超聲波換能器進行測試，其共振頻率在28.34 kHz，然后對其相關性能進行測試，通過設置FPGA的計數值從而改變其輸出頻率。設計數值為T，相關值如表1所列。

表1　超聲波換能器測試數碼

圖13　頻率與輸出電壓

實際輸入的電壓為310 V，考慮測試安全性采用的輸入電壓為30 V，輸出電壓和諧振頻率特性圖如圖13所示。當頻率在27.772 kHz附近時,輸出的電壓是最小值，說明此時換能器處于共振狀態，也就是處于它的工作頻率，這說明測試的這個換能器(28.34 kHz)實際工作頻率應該在27.772 kHz。

結　語