基于高速數字電路中的信號完整性分析

高文斌 梁曉 張春年 畢玉 樊曉冬

摘要

隨著信息時代的發展，電子產品在不斷的增多，電路板使用的數量與頻率都在不斷的增多，因此會導致許多信號完整性問題。高速電路設計的一大重要環節便是信號的完整性，信號完整性分析對于高速數字電路設計是具有重要意義的。本文對高速數字電路設計的完整性進行了相關概述，在此基礎上對信號完整性的影響主要因素進行了分析，為工程應用做參考，增強高速電路信號完整性。

【關鍵詞】高速數字電路 信號完整性 問題

1引言

高速電路的信號完整性與信號的傳輸，在傳輸線上的時間、信號傳輸時是否失真都有很大關系，與信號時序也有一定關系。當信號的完整性受到破壞時，會使得信號直接失真或者產生時間錯誤，也會產生不正確的數據包括地址和控制信號等，影響系統使得系統工作錯誤甚至導致系統崩潰。因此，信號的完整性對于一個高速電路來講是十分重要的，因此在設計高速電路時應對信號完整性進行全面的分析考慮，要從各個角度進行分析，不僅要檢查各個線路，如時鐘線、信號線，還要考慮電源的分配以及地線回路，還有噪聲容限、負載匹配等等。對方方面面進行考慮檢查，將影響信號完整性的因素都扼殺在搖籃里，從而保障設計產品的品質，在后期節約時間，降低成本。

2基于高速數字電路中的信號完整性設計概述

2.1電子系統設計面臨的困境

隨著科技的高速發展，電子產品的種類在不斷增多，功能也在不斷的增強，市場對于電子產品的要求也相應的越來越復雜化，在電子產品的可靠性、可測試性、可維護性的要求越來越高。電子產品設計師在這樣的市場條件下從事高頻率的電路設計并且需要保障工作質量，導致信號完整性問題不斷出現。目前來看，高速電路設計下的實際數字信號與理想數字先蒿差別較大，運用傳統方式設計的高速電路很容易系統癱瘓，只有運用高速電路設計原理才容易有完整的信號設計，但是還是不能避免信號完整性的問題。

2.2高速電路與高速信號的區別

一般來講，一個電路是否為高速電路是由數字邏輯電路的頻率來判斷的，如果數字邏輯電路大于等于40MHz，并且在系統工作時這個頻率已經在整個電子系統中占用較大的分量，就判定這個電路為高速電路。這樣的解釋較為通俗，也并不是完全準確的，準確來講，信號是否為高速信號由信號邊沿決定，而并不是信號的工作頻率。信號邊沿的頻率往往大于信號本身，信號變化速度快導致信號沿快速上升與下降，引發信號傳輸不能達到預期效果。

3基于高速電路設計中的信號完整性問題

高速電路信號完整性受到損傷的根本緣由在于電路的互連，連接導線的導體在不同的頻率狀態下是具有不同的性質的，在低頻時它是具有阻性的，中頻時具有容性，高頻時具有感性，在超高頻時會變成輻射天線。電路頻率較大時，電路切換速度過高，當端接元件設置不正確以及其他問題出現時都會導致信號完整性出現問題。

3.1信號過沖以及信號下沖問題

信號過沖即為信號跳變的第一個的峰值或者谷值，峰值跟谷值一般是超過上升沿或者低于下降沿的。上升沿是最高電壓，下降沿是最低電壓。信號過沖以及信號下沖一般是由于集成電路切換頻率較大和信號傳輸路徑的反射導致的。高速電路設計下驅動器與接收器之間會進行多次的反射，從而導致阻尼振蕩，當震蕩的幅度較大并且超過了集成電路的極限，會使得時鐘出現不同的信號接收，嚴重的過沖還會給元件造成較大壓力，損壞元件。

3.2信號反射問題

信號傳輸線的傳輸回波便稱反射，信號功率的傳輸分為兩個部分，一部分傳給了負載，另一部分傳輸給向源端，傳輸給源端的一部分往往是反射回來，便產生了信號反射問題，高速電路的設計中，導線可以類比為傳輸線，如果阻抗匹配的話，便不會產生信號反射的現象。相反，如果負載的阻抗與傳輸導線不匹配便會導致收端反射信號致源端。影響反射的因素有很多，例如不適當的端接、傳輸不連續或者電源平面不連續等。

3.3信號串擾問題

串擾實際上來講是一種電磁耦合現象，是沒有電氣連接的信號線間的感應電壓與感應電流產生的，這樣的電磁耦合分為感性的和容性的。容性的電磁耦合是由于各個信號線之間是具有互容性質的，高頻的電流便會從一根導線傳入到另一根導線，破壞電線上原有的信號以及降低限號質量。感性的電磁耦合是因為信號線上傳輸的高頻電流自身會產生磁場便會產生一個新的電壓，降低信號質量。電路板的參數以及信號線距離等都會影響串擾，而且較高的電流更容易產生電壓從未產生串擾。

3.4信號延遲問題

信號延遲顧名思義為信號未能按照規定時間以準確的幅度與時間傳輸到接收端。高速集成電路一般只能根據規定時序去接收信號，信號延遲往往會打亂這樣的秩序。過長的信號延遲會導致電路功能混亂以及信號時序紊亂。引起信號延遲的原因是驅動過載以及傳輸線過長引起了傳輸線效應。傳輸線產生的傳輸線效應是傳輸線的電容與電感，電容與電感會影響信號的切換導致集成電路失去準確的建立時間與保持時間，數據錯誤。數據遲延會導致數據讀取錯誤，使得接收端信號處于非穩定的狀態，導致誤碼發生。

3.5接地跳動問題

芯片與電源上的寄生電感與電阻的存在會導致接地參考電平的偏移，當大量芯片存在時，便會有較大的瞬態電流導致更大的偏移。接地跳動產生的具體原因有電流、電源、接地回路阻抗。這類問題屬于地噪聲一類，當信號狀態快速的變動時，會導致電源與地上產生紋波電流。系統內上百或者上千信號同時改變同時產生接地跳動，對系統影響很大，這類問題較復雜，有時候作為電源完整性單獨研究。

3.6定時抖動問題

在傳輸周期內數字信號會有較微小的邊沿位置變動，為抖動，這種抖動雖然微小卻也影響著整個數字系統的準確性。

4總結

高速電路的信號完整性設計對于整個集成電路能否成功接收數據是非常重要的，不僅可以提高產品性能，還可以縮短產品開發收起。信號完整性問題的分析對后期信號完整性測試以及運用具體技術做基礎，更好的測試完整性，更好的進行技術選擇。信號完整性分析的模型及方法在不斷的進步，在后期會越來越多運用到電子產品的設計中去。

參考文獻

[1]劉林，鄭學仁，李斌，系統級封裝技術綜述[J].導體技術，2002 （27）.

[2]高尚通，楊克武，新型微電子封裝技術[J].電子與封裝，2004 （04）.

[3]李青，電子元器件高密度封裝技術[J.電子工藝技術，2004 （22）.