嵌入式BUCK變換器帶隙基準源設計

北方工業大學電子信息工程學院 李宇昂 黃 雙 謝賢秋 徐 港 李義東

0 引言

隨著物聯網，人工智能，可穿戴式設備等產品的快速發展，作為其核心的數模混合式集成電路規模越來越大，性能要求越來越高。芯片內部需要多種電源進行供電，例如核心數字電路為了降低功耗需要工作在較低電壓，IO接口為了增加驅動能力需要工作在較高電壓，而用于信號處理的模擬電路需要非常精確不隨環境變化的穩定電壓。傳統的做法是由外部的多個專用電源芯片進行供電，這就造成電路系統復雜，體積大，可靠性低。越來越多的廠家將這些外圍電源變換芯片嵌入到系統芯片內部，外部采用單一電源供電，如圖1所示。數字電路部分功耗大精度要求低，采用BUCK降壓式變換器供電，模擬電路部分電壓精度要求高，采用低壓差線性穩壓器LDO供電，這兩部分都需要不隨溫度和電壓變化的基準電壓，一般采用帶隙基準電壓電路。

作為嵌入式BUCK變換器的核心模塊，基準電壓電路與傳統的設計方法有所不同。因為是數模混合電路，因此可以采用一些數字方式進行電路設計，本文采用數字斬波和數字校準技術，簡化了電路結構，提高的電路性能。

1 斬波式帶隙基準電路設計

在傳統的帶隙基準電路中，工藝偏差會使輸出電壓有很大的離散性一般采用斬波調制技術消除晶體管不匹配引起的失調電壓，提高輸出電壓精度[1]。這對于數模混合集成電路來說，要得到斬波技術所需要的時鐘信號是十分方便的，不需額外電路。

圖1 數模混合集成電路電源系統結構圖

帶隙基準電壓有很多種形式[2]，傳統的帶隙基準電壓1.2V左右，對于供電電壓越來越低的現代超大規模集成電路芯片來說這個電壓有些偏大，本文采用低壓帶隙基準電路結構[3]，如圖2所示。其中CLK為數字時鐘信號，電阻R4和MOS電容M4組成濾波器，減小斬波調制形成的紋波。CLK信號頻率越大，輸出電壓紋波越小，但太高的速度會增加功耗，電路也越復雜，一般幾百kHz左右即可。這個電路的另外一個好處是可以通過改變R3電阻的大小調節輸出電壓，而不影響溫度特性。

圖2 低壓帶隙基準電路結構圖

圖3 斬波式運放電路圖

電路中的運放采用斬波式運放，由斬波開關和二級運放組成，電路如圖3所示。

2 數字修調技術

雖然采用斬波技術可以減小輸出電壓的離散性，但工藝偏差不能完全避免。為了得到更加精確的輸出電壓，一般在設計時需要添加熔絲和額外的引腳，在中測時根據測試結果通過這些額外的引腳對熔絲進行熔斷處理，從而改變電路中電阻的大小，改變輸出電壓，這種技術稱為修調（Trimming）[4][5]。這種技術無法消除電路失配的影響，并且會增加芯片的面積，成本也很高。對于數模混合電路，采用數字修調技術，更加靈活，占用面積更小，精度更高。

將圖2中的R3用圖4所代替，其中MX81為八選一開關，根據控制信號S0S1S2選擇不同的電壓輸出。可以在整個芯片封裝完成后根據測試結果決定控制信號的值，存入芯片內部的存儲器中，或者根據需要在應用時改變控制信號，對輸出電壓進行微調。

圖4 數字修調結構

3 電路仿真結果

采用SMIC0.13μm CMOS工藝對圖2的電路進行設計仿真，并對非斬波結構和斬波結構進行對比。為了驗證工藝偏差和失配對電路性能的影響，采用蒙特·卡羅（Monte Carlo）仿真分析，仿真次數100次，結果如圖5所示。從結果看出，未使用斬波技術時基準電壓平均值（mu）為507.931mV，標準差（sd）為22.7405mV，在使用斬波技術后基準電壓平均值為508.777mV，標準差為2.05923mV，精度有極大的提升。

表1為數字修調電路仿真結果，可以看出，通過數字修調，可以使輸出電壓覆蓋由于工藝偏差和失配造成的離散，從而達到精確控制輸出電壓的目的。

表1 數字修調仿真結果

圖5 帶隙基準電路Monte Carlo仿真結果

4 結論

本文基于SMIC0.13μm CMOS工藝設計了一種用于嵌入式BUCK轉換器的帶隙基準電路，采用斬波調制和數字修調技術消除工藝偏差及失配造成的影響，經過仿真對比，輸出電壓精度提高了近10倍。該電路用于于數模混合的集成電路，結構簡單、精度較高、可控性好。

[1]劉家楠,黃魯.一種采用斬波調制技術的高精度帶隙基準源[J].微電子學與計算機,2016,33(12):161-164.

[2]林一超,張曉波,陳小鷗,等.同步降壓式轉換器芯片帶隙基準源的設計[J].電子世界,2014(17):143-144.

[3]WillyM.C.Sansen.模擬集成電路設計精粹[M].清華大學出版社,2008.

[4]王文建.一種高精度低溫度系數帶隙基準源[J].電子器件,2017,40(5).

[5]曹金英,伊力哈木,鄒世凱,等.基準參考源的設計[J].電子世界,2012(1):103-104.