基于RS 485總線的ADS1258數據采集網絡系統設計與實現

高金轉 嚴帥 張會新

摘 要： 針對在航天測試領域中對多個地點處多路模擬信號進行精確采集的需求，設計了相距1 m的6個傳感器節點，每個節點10路模擬信號的采集系統。該系統以Spartan?6 FPGA為核心芯片，控制24位精度的模數轉換模塊、40 Mb/s傳輸速率的RS 485總線傳輸模塊和USB接口模塊的工作，大大簡化了以前的測試系統，并提高了采集數據的可靠性和系統工作的穩定性，可廣泛應用于對精度要求較高的航天測試系統。

關鍵詞： 數據采集網絡； RS 485； ADS1258； USB接口； 系統設計； 傳輸速率

中圖分類號： TN710?34； TP335 文獻標識碼： A 文章編號： 1004?373X（2018）07?0174?04

Design and implementation of ADS1258 data acquisition

network system based on RS 485 bus

GAO Jinzhuan1， 2， YAN Shuai3， ZHANG Huixin1， 2

（1. National Key Laboratory for Electronic Measurement Technology， North University of China， Taiyuan 030051， China；

2. Key Laboratory of Instrumentation Science & Dynamic Measurement of Ministry of Education， Taiyuan 030051， China；

3. Beijing Institute of Astronautics System Engineering， Beijing 100076， China）

Abstract： In order to accurately acquire the multi?channel analog signals at different sites in the spaceflight measurement field， a acquisition system was designed and implemented， which has 6 sensor nodes for 1 meter， and each node has 10?channel analog signal. The Spartan?6 FPGA is taken as the core chip of the system to control the analog?to?digital conversion module with 24?bit， RS 485 bus transmission module with 40 Mb/s， and USB interface module. The system can simplify the previous test system greatly， improve the reliability of data acquisition and stability of system working， and is widely used in the spaceflight test system with high precision requirement.

Keywords： data acquisition network； RS 485； ADS1258； USB interface； system design； transmission speed

0 引 言

在測試測量系統中，經常需要對多個地點的多個模擬量信號進行精確采集，其測試方法較為繁瑣，測試數據精度略低。為簡化測試系統并提高采集數據的精度，設計一個網絡化的高精度采集系統顯得尤為重要。其中，影響整個測試系統綜合指標的關鍵因素之一是A/D轉換器的性能參數，故選用具有16路24位高精度的模數轉換器ADS1258[1]，可獲得高保真度、高信噪比、高分辨率的數字信號[2]。網絡化則可改善測試方式，使得測試方便易操作，選用TI公司的RS 485接口芯片ISO1176T，具有生命周期更長、可靠性更高、更高速度和更多節點等特性和優勢，可滿足設計要求[3]。

1 系統總體設計

本系統是基于RS 485總線的傳感器網絡節點的設計，主要實現了對相距1 m的6個傳感器節點處共60路模擬信號進行精確采集，并傳輸至上位機顯示，其中傳感器節點的設計由A/D采集模塊、FPGA控制電路和RS 485總線模塊組成，終端的設計由FPGA控制電路、RS 485總線模塊和USB接口組成。整體原理框圖如圖1所示。

系統的總體工作流程為：

1） 上位機發送命令給終端節點，終端解析并重組命令，將其發送至RS 485總線上；

2） 傳感器節點均接收RS 485總線上的命令并解析；

3） 命令匹配的傳感器節點啟動工作進行數據轉換，并將轉換結果組成數據包發送至RS 485總線上；

4） 終端接收數據重組并通過USB接口上傳至上位機。該系統正常工作對總線的要求極高，半雙工差分線路收發器ISO1176T芯片作為RS 485總線，可靈活地控制接收和發送，使得系統設計簡單且易實現。

2 主要硬件電路設計

2.1 RS 485總線模塊設計

系統設計中，RS 485總線使用的ISO1176T芯片是帶集成變壓器驅動器的隔離式半雙工差分線路的收發器，可支持多達160個節點的連接，工作速率高達40 Mb/s，可以滿足該系統設計要求的25 Mb/s的傳輸速率，與變壓器DA2304和穩壓器LP2985A配合使用，使得RS 485差分線傳輸具有高效率及低電磁干擾，能夠延長總線的傳輸距離，進而擴大系統的測試范圍，具體的電路連接如圖2所示。

2.2 A/D采集模塊設計

數據采集部分的關鍵在于A/D轉換芯片的精度，本系統選取ADS1258轉換芯片，其轉換精度使得本系統的采集精度更高，并選用其內部濾波器對信號進行濾波，從而簡化電路。該芯片的主要特點是固定通道采樣速率最高為125 kS/s（可編程），自動檢測通道采樣速率最高為23.7 kS/s（可編程）；模擬輸入多路復用器可配置成8路差分輸入或16路單極輸入[4]。其內部主要由16路復用器、可編程數字濾波器、ADC及基準部分電路、通用輸入輸出端口和SPI串行接口等組成，如圖3所示。

電路設計時，將ADS1258時鐘選擇管腳CLKSEL拉高，即不使用外部晶振，由FPGA提供時鐘，從管腳CLKIO接入，采用5 V單端供電。相比固定通道模式，自動瀏覽通道模式對控制多路數據通道的工作更靈活，即可控制其轉換16通道中任何通道的模擬數據，因此選用該模式工作。具體的電路連接如圖4所示。

ADSl258采用4線制（時鐘信號SCLK、數據輸入DIN、數據輸出DOUT和片選/CS）SPI通信方式[5]，由FPGA主芯片通過引腳DIN將相關數據輸入ADC，對其內部寄存器進行讀寫控制及工作模式的配置，通過引腳DOUT讀取轉換數據和寄存器數據。其中，CONFIG0，CONFIGl是結構寄存器[6]，可設置芯片的工作模式、采樣延長時間、采樣頻率等；MUXSCH寄存器用于在固定通道采樣的工作模式下ADC模塊正負端口輸入通道的選擇設置；MUXDIF寄存器、MUXSGO寄存器和MUXSGl寄存器用于在自動掃描采樣的工作模式下差分輸入通道與單端輸入通道的選擇設置。

2.3 USB接口電路設計

為滿足系統設計中數據的傳輸速度需求，采用USB 2.0與上位機進行數據和命令的互傳。USB接口選用微控芯片，即EZ?USB FX2系列的CY7C68013?56芯片。該芯片具有12 Mb/s的全速傳輸和480 Mb/s的高速傳輸功能，可以在3種模式下工作，即GPIF模式、Ports模式和Slave FIFO模式[7]。其中，比較高速的一種模式是Slave FIFO模式，在此模式下，CY7C68013對于FPGA主控芯片而言，相當于從FIFO、主控芯片在工作時鐘的上升沿將數據傳給芯片的數據總線，芯片接收到數據之后使用智能串行引擎將其打包發送。由此可見，FPGA只需控制好FIFO的相應接口即可實現，如圖5所示。

在Slave FIFO模式下，CY7C68013的管腳FIFOADR[1：0]是地址線，控制選擇FIFO的某個端點，SLCS管腳是FIFO的片選信號，SLWR管腳控制Slave FIFO的讀寫操作，FPGA芯片通過對三個標志引腳FLAGA，FLAGB，FLAG的監控來獲知當前USB總線通信的狀態。

3 系統軟件關鍵技術設計

3.1 RS 485總線通信協議設計

為了使終端能很好地控制各個傳感器節點工作和接收相應傳感器節點傳回來的數據，嚴謹的總線通信協議是很關鍵的技術之一[8]。為避免總線上傳輸的數據受到環境中各種因素的干擾和數據中毛刺的影響，以導致數據傳輸有誤，所以數據包應加上幀頭和幀尾。

1） 命令信息

由終端發給各個傳感器節點的具體命令格式如表1所示，在HDLC傳輸協議的基礎上，將其中的有效數據改為傳感器節點的地址，本系統中設定傳感器節點地址依次[9]為01～06。傳感器節點識別幀頭后開始接收8個字節的命令，對命令解析之后，根據有效數據，相應的傳感器節點將相應地址通道轉換的數據上傳至總線上。

2） 數據信息

由傳感器節點上傳的長度為10個字節的數據包的具體格式如表2所示。數據包括幀頭、幀尾和有效數據，其中有效數據包含地址（傳感器節點的地址和通道地址）和模數轉換之后的數據（4個字節）。

3.2 A/D采集軟件設計

ADS1258芯片中ADC轉換程序的軟件流程圖如圖6所示。模數轉換芯片開始工作時，給芯片提供16 MHz的工作時鐘，復位管腳/RESET置低100 μs，對芯片復位，然后將CS置低4 096個時鐘，對SPI總線復位，然后配置A/D芯片的相關寄存器。主要是對三個寄存器的配置，即配置CONFIGl寄存器，其中的DRATE位可設置采樣頻率；再配置寄存器MUXSG0和寄存器MUXSG1完成對所需通道的采集設置。由于該轉換器CONFIG0寄存器中的MUCMOD位的默認值為0，即工作在自動瀏覽模式下，所以不需要對其進行配置。配置完寄存器之后，啟動轉換命令START=1，再判斷DRDY信號是否置低，置低說明數據準備好，然后通過數據線DOUT輸出數據，轉換后的有效數據為32位數據，其中高8位為狀態字，后24位為ADC轉換的有效數據。

4 測試結果

對該數據采集系統進行全面測試。圖7是各節點中第一通道采集的數據，并上傳至上位機顯示。傳感器節點1和傳感器節點2分別對峰峰值為2.5 V的正弦波進行采集，從上位機圖像上看，波形穩定無毛刺，且顯示數據基本正確；傳感器節點3和傳感器節點4分別用溫度傳感器采集26.32 ℃和27.64 ℃的溫水，上位機顯示的數據也很接近原始數據；另外2個傳感器節點分別采集的是幅值為3.3 V和5 V的直流電壓，采集之后換算的數據幾乎接近。由此可見該A/D采集的精度較高。

5 結 語

本文設計了一種基于RS 485總線而建立的數據采集網絡系統，選用FPGA為主控芯片，控制RS 485總線芯片ISO1176T的收發和模數轉換芯片ADS1258的多路采集，實現多個傳感器節點的多通道數據采集，并詳細說明了主要硬件電路設計和系統軟件設計的關鍵技術。測試結果顯示，該數據采集網絡工作穩定，并實現了各傳感器節點的數據采集，且采集的數據穩定，采集精度滿足指標要求。

參考文獻

[1] 高俊杰，謝宏，楊文璐，等.基于WiFi的醫學信號采集系統研究[J].單片機與嵌入式系統應用，2012，12（8）：38?41.

GAO Junjie， XIE Hong， YANG Wenlu， et al. Research on medical signal acquisition system based on WiFi [J]. Microcontrollers & embedded systems， 2012， 12（8）： 38?41.

[2] 宋楠，陳簫，李錦明，等.基于ADS1258的高精度信號采集電路設計[J].電源技術，2011，35（12）：1566?1567.

SONG Nan， CHEN Xiao， LI Jinming， et al. Design of high precision signal acquisition system based on ADS1258 [J]. Chinese journal of power sources， 2011， 35（12）： 1566?1567.

[3] 佚名.德州儀器推出具有集成驅動器的Profibus RS 485收發器[J].電子與電腦，2011（3）：80.

Anon. Texas instrument launches Profibus RS 485 transceiver with integrated drive [J]. Compotech China， 2011（3）： 80.

[4] 吳平，駱朝亮.基于USB的ADS1258傳感器信號采集系統[J].軟件導刊，2010（6）：65?67.

WU Ping， LUO Chaoliang. ADS1258 sensor signal acquisition system based on USB [J]. Software guide， 2010（6）： 65?67.

[5] 劉源，柯玉濤，周宇辰.基于ADS1258的多路信號采集系統的設計[J].信息系統工程，2014（3）：143?144.

LIU Yuan， KE Yutao， ZHOU Yuchen. Design of multi?channel signal acquisition system based on ADS1258 [J]. China CIO News， 2014（3）： 143?144.

[6] 鄭潤娜，張曉春.RS 485總線的理論與可靠性分析[J].科技信息，2011（32）：125.

ZHENG Runna， ZHANG Xiaochun. The theory and reliability analysis of RS 485 bus [J]. Science & technology information， 2011（32）： 125.

[7] 吳磊，郭超平，申世濤.基于CY7C68013與FPGA的便攜式數據采集系統[J].計算機應用，2012，32（z1）：164?166.

WU Lei， GUO Chaoping， SHEN Shitao. Portable data acquisition system based on CY7C68013 and FPGA [J]. Journal of computer applications， 2012， 32（S1）： 164?166.

[8] 周倩.基于FPGA的高速數據釆集系統控制模塊設計[J].電子科技，2012，25（5）：14?16.

ZHOU Qian. Design of high?speed data acquisition control mo?dule based on FPGA [J]. Electronic science and technology， 2012， 25（5）： 14?16.

[9] 王劍.基于FPGA的高速多路同步數據采集系統[J].科技視界，2013（27）：42?43.

WANG Jian. High?speed multi?channel synchronous data acquisition system based on FPGA [J]. Science & technology vision， 2013（27）： 42?43.