ECL集成電路E12040鑒頻∕鑒相器原理分析

汪杰

摘 要：鑒頻/鑒相技術(shù)廣泛應(yīng)用于衛(wèi)星、無(wú)線通信和廣播電視接收技術(shù)中。本文介紹ECL電路的邏輯功能；及由ECL集成E12040電路構(gòu)成的數(shù)字鑒頻/鑒相器的原理，分析其鑒頻/鑒相的工作過(guò)程。

關(guān)鍵詞：ECL電路，鑒頻/鑒相器

ECL集成電路其邏輯功能具有“ 或 ”，“ 或非 ”門電路的邏輯功能，而其完成“ 或 ”，“ 或非 ”邏輯功能的是集成塊中的一個(gè)差分放大器。ECL電路的特點(diǎn)，具有速度快、邏輯功能強(qiáng)，扇出能力大等優(yōu)點(diǎn)。

ECL數(shù)字鑒相器，它具有數(shù)字鑒頻∕鑒相功能。其 原理：當(dāng)兩個(gè)輸入信號(hào)（脈沖序列），分別代表各自的相位。經(jīng)鑒相器比較這兩個(gè)脈沖序列的頻率和相位即可得到與頻率和相位差有關(guān)的輸出。因它兼具鑒頻作用，故稱鑒頻∕鑒相器。

為了便于對(duì)E12040鑒相器中的邏輯關(guān)系進(jìn)行分析，在此先熟悉一下“或非門”組成的R-S觸發(fā)器邏輯關(guān)系。

由“或非門”組成的R-S觸發(fā)器電路如下圖1-2

其邏輯關(guān)系如下：

S=1 R=0 Q=0 Q=1觸發(fā)器置“1”。

S=0 R=1 Q=1 Q=0觸發(fā)器置“0”。

S=0 R=0 觸發(fā)器狀態(tài)不變。

S=1 R=1 此時(shí)破壞了觸發(fā)器的正常工作，不允許這種情況。

這就是由“或非門”組成的R—S觸發(fā)器邏輯關(guān)系。熟悉了“或非門”構(gòu)成的R-S的輸入與輸出的邏輯關(guān)系后，下面對(duì)E12040進(jìn)行分析。

E12040的內(nèi)部電路如圖1-3：

由E12040內(nèi)部電路知，E12040鑒相器是由九個(gè)“或非門”組成。其中的兩個(gè)R-S觸發(fā)器都是由兩個(gè)“或非門”構(gòu)成，G1-G3和G2-G4構(gòu)成一個(gè)R-S觸發(fā)器。當(dāng)有兩個(gè)信號(hào)輸入時(shí)，則就比較兩輸入脈沖信號(hào)的頻率和相位，在輸出端U或D就有相應(yīng)的正脈沖輸出，這輸出的正脈沖電壓就是與頻率和相位相關(guān)的電壓，經(jīng)濾波后去調(diào)節(jié)壓控振蕩器的頻率和相位，使其與輸入信號(hào)的頻率和相位同步，環(huán)路即被鎖定。

下面通過(guò)兩個(gè)信號(hào)R和V的頻率fR和fV相同，（但相位QR和QV不同）以及fR和fV不同的兩種情況來(lái)進(jìn)一步具體說(shuō)明E12040鑒頻/鑒相器的工作原理。

根據(jù)電路圖1—3可以看出輸入信號(hào)和輸出信號(hào)之間有如下的邏輯關(guān)系：

由上面的邏輯關(guān)系，可以看到，如果輸出D、U要為高電平，那么V1、V2、Q1、Q2、V5都必須是低電平，而V1、V2、Q1、Q2為低電平時(shí)，V5為高電平，因此我們可以得到這樣一個(gè)結(jié)論U、D不能同時(shí)為高電平。

為了分析圖1-3的工作原量（這里用正邏輯關(guān)系）設(shè)fR=fv，QR超前于Qv，當(dāng)R、V為低電平“0”V1、V2高電平“1”時(shí)，Q1、Q2、V5、U、D均為低電平“0”。當(dāng)信號(hào)R為高電平，V為低電平時(shí)，V1變?yōu)榈碗娖?，V2保持原來(lái)的高電平，Q1、Q2、V5、D的維持原來(lái)的低電平，此時(shí)，輸出信號(hào)U變?yōu)楦唠娖?。?dāng)輸入信號(hào)V由低電平變?yōu)楦唠娖?，且輸入信?hào)R的為高電平時(shí)，V1的電平的為低電平，V2的電平則由高電平變?yōu)榈碗娖?，V5將產(chǎn)生一個(gè)正尖脈沖，使Q1、Q2的電平由低電平變成高電平（在這里沒(méi)有考慮G5的延時(shí)情況）使得輸出信號(hào)U由高電平變?yōu)榈碗娖剑敵龆薉的信號(hào)器將產(chǎn)生一個(gè)正尖永沖，但這一情況，一般都沒(méi)有考慮，則D端輸可看成一直保持低電平。當(dāng)輸入信號(hào)R由高電平變?yōu)榈碗娖剑瑫r(shí)輸入信號(hào)V仍保持高電平時(shí)，V1將由低電平變?yōu)楦唠娖?。Q1由高電平變成低電平，V2的狀態(tài)仍保持低電平。Q2的狀態(tài)保持原理未變電平。U、V5、D都維持其原低電平狀態(tài)；當(dāng)V由高電平變?yōu)榈碗娖?，且輸入信?hào)R仍為低電平時(shí)，V1仍為高電平，Q1也仍為低電平，V2則由低電平變?yōu)楦唠娖?，Q2則由高電平變?yōu)榈碗娖?。V5、D、U都保持低電平。當(dāng)下一個(gè)輸入信號(hào)R的脈沖以及相位滯后的另一輸入信號(hào)V的脈沖到來(lái)后，各點(diǎn)輸出電平和輸出信號(hào)UD將重復(fù)上面分析的情況過(guò)程。

經(jīng)過(guò)分析E12040的邏輯電路，可以得出這樣一個(gè)結(jié)論：如果兩輸入信號(hào)頻率相等，但信號(hào)R的相位超前于輸入信號(hào)V，則只有U端才能輸出一串正脈沖，而D端輸出一直是低電平即無(wú)輸出。反之，則只有D端才能輸出一串正脈沖，U端則無(wú)輸出。

根據(jù)同樣的分析方法，我們可以得到：如果fR>fv時(shí)則只有U端才能輸出，而D端無(wú)輸出。同樣反之，則只有D端才有輸出，U端則無(wú)輸出?，F(xiàn)將輸入信號(hào)的相位與輸出狀態(tài)和輸入信號(hào)的頻率與輸出狀態(tài)的關(guān)系歸列于下面的表中：

當(dāng)fR=fv ，QR≠Q(mào)V時(shí)E12040輸出狀態(tài)如表1-1。

當(dāng)fR≠fv時(shí)E12040輸出狀態(tài)如表1-2。

從這兩個(gè)表中我們可以一目了然的看出輸入信號(hào)的相位或頻率與輸出狀態(tài)的關(guān)系。

現(xiàn)在根據(jù)E12040的原理圖1—3以及輸出信號(hào)與輸入信號(hào)之間的邏輯關(guān)系，列出此電路的真值表，如表1-3。

表1—3 E12040部份真值表：

此表只是E12040的一部分，并不是完整的真值表，此部分真值表就能測(cè)試E12040的全部功能，其中X—表示不確定。

根據(jù)E12040的邏輯關(guān)系或和部分真值表，可以畫出，當(dāng)兩個(gè)輸入信號(hào)fR=fV，而其相位QR超前QV，和Qv超前于QR的波形圖；以及兩輸入信號(hào)的頻率fR>fv和fv>fR情況的波形圖。

上述四種情況的波形圖分別見(jiàn)圖1-4，圖1-5圖1-6和圖1-7。

從圖1-4和圖1-5可以看出，當(dāng)兩個(gè)輸入信號(hào)的頻率相等，但其相位不同時(shí)（即QR>QV或QV>QR）輸出信號(hào)脈沖的寬度即U（或D）的寬度，就是兩個(gè)輸入信號(hào)相位差的大小，即輸出脈沖電壓就是兩輸入信號(hào)經(jīng)E12040鑒相后，輸出的與兩輸入信號(hào)相關(guān)的誤差電壓。這就是E12040的鑒相原理。

根據(jù)同樣的分板方法，結(jié)合圖1-6和圖1-7，當(dāng)兩個(gè)輸入信號(hào)頻率不相等時(shí)，即fR>fv或fv>fR時(shí)輸出信號(hào)脈沖的寬度即U或D的寬度與兩個(gè)輸入信號(hào)頻率差成正比，即當(dāng)兩個(gè)輸入信號(hào)的頻率差越大時(shí)E12040輸出的脈沖寬度就更寬，也就是鑒相器輸出的頻率相關(guān)的誤差，電壓就更大，使環(huán)路的捕捉過(guò)程加快，這就是E12040的鑒頻過(guò)程。根據(jù)圖1-4至圖1-7我們可以得出這樣一個(gè)結(jié)論：當(dāng)兩輸入信號(hào)頻率相等時(shí)E12040起鑒相作用，且相位超前的那一路的輸出端才有輸出，相人命關(guān)天 滯后的那一輸出端無(wú)輸出；當(dāng)兩輸入信號(hào)頻率不相等時(shí)，E12040鑒頻作用，同時(shí)頻率高的那一輸出端才有輸出，頻率低的那一路的輸出端無(wú)輸出。這就是E12040的鑒頻原理。

E12040鑒頻/鑒相特性是以E12040輸出的誤差控制電壓V控為縱座標(biāo)，以相位或頻率差為橫軸座標(biāo)（fR為基準(zhǔn)）可得其鑒頻/鑒相特性曲線，如圖1-8所示：

由圖可以看出E12040的線性鑒相范圍是0～±2л內(nèi)，±2л之外是fR>fv和fv>fR飽和到非線性鑒頻區(qū)。由圖1-4到圖1-7可以看出，輸入信號(hào)相位（頻率）誤差的大小最終表現(xiàn)為輸出占空比，即輸出脈沖寬度與周期之比不同。

參考文獻(xiàn)：

[1]聶禮通. 射頻鎖相環(huán)中鑒頻鑒相器和電荷泵的設(shè)計(jì)[D].東南大學(xué)，2016.

[2]汪偉江. 低電壓低功耗鑒頻鑒相器與電荷泵的設(shè)計(jì)[D].東南大學(xué)，2016.