基于單片機控制的ADF4106鎖相頻率合成器的設計與實現

李壘

摘要

在衛星通信系統中，頻率合成器性能的好壞對整個通信系統性能有著及其重要的影響，利用ATMEL公司的單片機ATMEGA88芯片結合ADI公司的輔助設計工具基于ADF4106鎖相環芯片設計了一種C頻段低相噪頻率合成器，對硬件電路元器件進行了選型和模擬仿真，并進一步制作了實物電路板和測試夾具進行了測試，測試結果符合設計要求。可以根據實際需要，不改變硬件電路的基礎上通過軟件控制字設置獲得一系列高穩定性的本振源，具有一定的擴展性和較高的實用價值。

【關鍵詞】頻率合成器 鎖相環 ADF4106 單片機

隨著衛星通信技術的發展和地面終端設備的大量應用，對通信所需要的頻率源的穩定性和可靠性要求越來越高，尤其在衛星通信系統的車載、機載動中通天線中尤其如此，穩定性好，耐振動沖擊良好的頻率源是衛通射頻工程師的設計難點之一。本文設計了一款輸出頻率為3425MHz的鎖相頻率源，設計要求：

（1）相位噪聲<-65dBc@100，<-75dBc@1k，<-85dBc@10k，<-95dBc@100k，

（2）輸出電平≥12dBm.

1 鎖相環原理

鎖相環基本結構框圖如圖1所示，鑒相器（PD）、環路濾波器（LPF）和壓控振蕩器（VCO）構成鎖相環三個基本部件。鎖相環中的鑒相器的作用是比較輸入信號S_i（t）和輸出信號SX）的相位，有效的檢測兩者的相位差，并進一步將檢測出的相位差信號S_e（t）轉換成電壓信號U_d（t）輸出，再經過低通濾波器濾波后形成壓控振蕩器的控制電壓U_c（t），對振蕩器輸出信號的頻率實施控制調節，環路濾波器作用是消除誤差電壓U_d（t）的高頻成份和噪聲，以保證環路所需要的性能，增加系統的穩定性。壓控振蕩器輸出頻率受控制電壓U_c（t）控制，從而使得輸入信號和輸出信號的頻率差逐步減小，直至消除頻差而鎖定。

2 硬件設計與實現

2.1 硬件選擇

ADF4106是美國ADI公司近年來推出的主流鎖相環芯片，最高輸出頻率可達6GHz，廣泛應用于無線變頻系統中，為頻率搬移和變換提供本振信號。它由低噪數字相位頻率檢測器，精確電荷泵，可編程參考分頻器，可編程A、B計數器及雙模前置分頻器（P/P+1）等部件組成，ADF4106的最大特點就是它的工作頻率較高，節省了許多高頻系統的倍頻裝置并進一步簡化了系統結構，降低了設備功耗和成本。因此，它在高頻電路系統中有著廣泛的應用。

單片機選用的是ATMEL公司的ATMEGA88芯片，該單片機為8位單片機，可有效對ADF4106關鍵字進行控制。其內部含有8KB的可編程擦除的閃存和多達20多個I/O編程口。在設計時，為了避免單片機中的雜散干擾，在單片機與ADF4106連接之間接入一定值電阻，本系統加了10k的電阻。

VCO選用迪拉尼公司的VC05001-ET寬帶壓控振蕩器，此VCO具有2GHz～4GHz的輸出帶寬，并具有優良的相位噪聲特性。

2.2 系統結構原理

該鎖相頻率合成器的具體實現結構如圖2所示。一個低頻晶體振蕩器為R分頻器提供高度穩定的參考頻率f_osc。R分頻器的作用是將輸入進來的f_osc減少至與可調N分頻器輸出的f_osc相等。R分頻器輸出的f_REF被輸送到相位檢波器PFD，PFD作用是比較f_REF和f_com的相位是否相等，N分頻器以VCO輸出的f_out作為輸入，并將f_out降低到與f_REF精確相等從而輸出f_out。然后PFD將比較兩個分頻器的輸出頻率，如果兩者不相等，PDF就會產生一個校正過的DC修正電壓從朋，并且將其輸入到環路濾波器。這個低通濾波器幾乎能夠消除任何AC變化以及PFD輸出端產生的噪聲，并將純DC修正電壓V_CENTRL經預放放大后直接輸入至VCO，而VCO立即產生出一個可變且可控的輸出電壓，這個電壓和f_osc一樣穩定。鑒相器ADF4106可由單片機ATMAGE88來編程控制，并可通過改變單片機程序提供適當的N、R值，來獲得高性能的輸出頻率f_out。當環路鎖定時，輸出頻率f_out可由式（1）計算出：

式中：N為程序分頻比，R為參考分頻比，f_r為晶體振蕩器固定頻率。

2.3 系統硬件實現

下面以3425MHz頻點為例來說明系統具體實現過程。如圖3所示。圖中ADF4106的環路濾波器由預放芯片OP27GS、貼片電容160pF、0.22uF和0.022uF以及貼片電阻120Ω、60Ω構成，并盡量避免使用陶制電容和碳成分或者碳薄膜的電阻，因為陶制電容會產生瞬時的噪聲干擾、而碳成分的電阻有隨機產生噪聲的性質，所以盡量使用金屬類薄膜電阻。選取環路帶寬約為10kHz左右，選取原則為PLL內部產生的噪聲幅度接近于空載VC0產生的噪聲幅度。環路濾波器采用有源的二階環路濾波，可以有效的降低高頻分量的影響，也提高了整個系統抗干擾能力。

3 系統軟件實現

利用ADI公司的輔助設計工具ADI公司Int-N PLL軟件計算參考為50MHz、鑒相頻率為12.5MHz，輸出為3425MHz時，寄存器關鍵字計算如圖4，結合ADF4106的控制位為24位，因此實際軟件程序中各寄存器的值為：R寄存器0X000010，N寄存器OX000849，特征寄存器0X9F8092.，寫單片機程序時，需要注意頻合器對時序控制的要求

4 模擬仿真

該頻合器仿真設計參數設置有：軟件下拉菜單中選擇鎖相環芯片ADF4106，輸出頻率選項為單一頻率輸出，設置輸出頻率為3425MHz，根據迪拉尼產品手冊中VCO-5001E丁壓控震蕩器曲線圖調諧靈敏度約為120MHz/V，環路濾波選用有源環路，并在器件可選框中選擇OP27GS和二階環路濾波：選擇50MHz作為參考頻率，12.5MHz作為監相頻率，相位裕度設置為50，利用ADI公司的ADIsimPLL4.3專用仿真軟件對電路進行系統仿真，得到各部件相位噪聲曲線和系統總的相噪曲線結果如圖5，總體相噪曲線滿足設計要求。

5 實物測試

制作了實物電路板，并制作了相對應的盒體結構件如圖6所示，系統對VCO和芯片上加電處都加了相應電容進行濾波處理，最左邊為+15V為預放OP27GS供電，中間穿心電容為失鎖告警線，右邊穿芯電容為十5V供電，經MAX8878E3.3進行電壓轉換，為ADF4106和ATMAGE88提供+3.3V直流電壓，右邊SMA端口為參考信號輸入，下方SMA端口為輸出本振信號。根據設計目標所需要的輸出電平要求，電路板在VCO輸出端增加了一級MINI公司的GALI-39放大器。

6 測試結果

使用是德科技的N9012頻譜儀對實物電路進行了測試，輸出頻率在SPAN100k下如圖7（a）所示，可以看出輸出信號的雜散控制的較好，輸出頻率比較干凈，基本看不到近端雜散，，頻合器電平輸出大小為12.6dBm左右，加上線損用功率計準確測量在13.5dBm左右：圖7（b）為儀表相位噪聲自動測試模式下的實測值，分別為為-77dBc@100Hz、-89dBc@IkHz、-89dBc@10kHz、-107dBe@100kHz完全滿足設計要求。

7 結束語

頻率源作為電子通信系統的心臟，其性能的好壞直接決定了通信性能的優劣，本文設計的頻率合成器，硬件選取科學合理，實測性能滿足設計目標要求，而且可以通過電路板上的接插件連接外部控制端口，通過實時改變ATMEGA88芯片中關鍵字來獲得一定范圍內系列高性能的頻率源作為混頻器的LO驅動廣泛使用。

參考文獻

[1]郭慶，王振永，顧學邁.衛星通信系統[M].北京：電子工業出版社，2010.

[2]黃智偉.鎖相環與頻率合成器電路設計[M].西安：西安電子科技大學出版社，2008.

[3]萬琰.基于單片機控制的ADF4106鎖相頻率合成器設計[J].電子元器件應用，2009，11（06）：31-32.

[4]https：//www.analog.com/en/products/adf4106.html.

[5]Cotter W.Sayre.無線通信電路設計分析與仿真[M].北京：電子工業出版社，2010.

[6]陸振雨，朱江，張爾揚.基于ADF4106的低相噪本振設計[J].電子技術應用，2003（09）：44-45.

[7]宋小勇，宋里瑾，王曉遠.C波段頻率源設計及性能分析[J].電子設計工程，2012，20（24）：79-80.