用于通信的高速和高效硅光電二極管的新范例
——低維結(jié)構(gòu)的器件和VLSI集成挑戰(zhàn)

薛 澄，厲彥一，王士奇，馬宗硯

（山東科技大學 山東 青島 266590）

分布式計算，云存儲，社交媒體和負擔得起的手持設(shè)備的興起使得世界各地的大量數(shù)據(jù)（包括視頻，圖片和文本）的傳輸變得非常容易。我們只是在一個以更健康，更安全，高度連接和有效的方式提供前所未有的生活質(zhì)量的新時代的開始。自主車輛，智能家居智能住宅和智能基礎(chǔ)設(shè)施將成為未來生活的規(guī)范。這些設(shè)備即物聯(lián)網(wǎng)（IoT）的聯(lián)網(wǎng)將帶來需要以更高效和安全的方式傳輸，存儲和分析的大數(shù)據(jù)[1]。因此，當前數(shù)據(jù)中心的轉(zhuǎn)型不可避免地要滿足這些需求。要么建立許多迷你數(shù)據(jù)中心，要么擴大現(xiàn)有的數(shù)據(jù)中心將需要技術(shù)開發(fā)用于高容量網(wǎng)絡(luò)數(shù)據(jù)傳輸。具有低延遲的大量連接需要接收器具有高帶寬和高效率以及最低的功耗。為了跟上數(shù)據(jù)流量的需求，數(shù)據(jù)中心中使用的當前銅線互連需要被快速和低成本的光纖互連完全取代[2]。低成本超大規(guī)模集成（VLSI）-CMOS兼容器件和器件的開發(fā)至關(guān)重要，高效率和高速光電探測器（PD）是最關(guān)鍵的器件之一。

A.光子操縱結(jié)構(gòu)集成PD的優(yōu)點

（1）通過CMOS集成降低成本：Si由于其低成本和非常完善的制造工藝而繼續(xù)保持吸引力。由于這個原因，基于Si的器件如調(diào)制器，耦合器，波導和探測器已經(jīng)被開發(fā)用于Si光子集成電路。然而，Si的間接帶隙有助于在接近其帶隙波長的Si中顯著降低吸收系數(shù)，使其不適合作為用于短光學鏈路的高速PD的選擇材料。GaAs和InGaAs/InP在長波長（＞800nm）中具有直接帶隙和更高的吸收系數(shù)，在短鏈路中使用的超快接收器市場占主導地位。然而，GaAs和InGaAs/InP的非CMOS處理需要PD與驅(qū)動和數(shù)據(jù)處理電路中使用的電子設(shè)備的混合集成，導致更高的收發(fā)器成本。最近，通過模板輔助選擇性外延，納米級III-V器件單片集成的示范可以提供高速PD集成到VLSICMOS電路的解決方案，但關(guān)鍵參數(shù)的工藝開發(fā)和優(yōu)化如生長溫度很可能需要對資金，時間和處理進行重大投資。另一方面，通過CMOS兼容工藝制造的具有微/納米孔的超快速和高效SiPDs，可以為在同一芯片上集成光學接收器的光學和電學部件鋪平道路并且與目前基于III-V材料的技術(shù)相比，可以將成本降低30%甚至更多。

（2）通過孔陣列降低電容：p-i-nPD速度的另一個限制是結(jié)電容。典型的p-i-nPD中的3-dBBW頻率由[3]給出。

B.新技術(shù)

超快速，低成本光互連：通常，由Sip-i-nPD提供的數(shù)據(jù)速率不高于3.5，并且只有使用額外的或集成的互阻抗放大器和均衡器才能實現(xiàn)＞10Gb/s的數(shù)據(jù)速率。這主要是由于響應率和帶寬之間的折衷。為了提高響應度并同時保持高速度，研究人員提出并演示了具有各種器件設(shè)計的SiPD。因此，傳統(tǒng)方法在GaAs襯底上使用由GaAs/AlGaAs材料系統(tǒng)制成的PD，用于840和860nm之間的數(shù)據(jù)通信應用。這些PD采用III-V直接帶隙材料設(shè)計，并提供高QE。但是，它們不兼容CMOS，需要將混合集成或晶圓鍵合集成到硅電子芯片中。另一種支持高帶寬的高效SiPDs是Si雪崩PD（APDs）。但是，APD通常在接近故障的高電壓下工作。短距離光鏈路需要PD供電，直流偏置電壓約為3V或更低。與它們的p-i-n對應物相比，APD的功耗使其不利于短距離光鏈路。另外，SiAPD比p-i-nPD具有更高的噪聲水平。對于利用更長工作波長（1300/1550nm）且要求更高數(shù)據(jù)速率的長距離通信，Ge-on-Si可成為低成本和CMOS兼容處理的首選材料。然而，Ge-on-Si表面照明PDs/APD也存在類似的折衷。Ge的微米/納米結(jié)構(gòu)可為長距離應用提供高帶寬（＞50Gb/s）和高效率的Ge-on-SiPDs/APD。

具有CMOS兼容材料系統(tǒng)（如Si，SiGe和Ge-on-Si）的高速和高效PD的機會可以為低成本光學互連鋪平道路，這些互連很容易適應現(xiàn)代廣泛的應用數(shù)據(jù)中心。然而，需要解決器件設(shè)計和制造相關(guān)的挑戰(zhàn)，以挖掘光捕獲功能的真正潛力。納米結(jié)構(gòu)PD的巨大挑戰(zhàn)包括以下幾點：

（1）缺乏制造電觸點的實用解決方案；

（2）由于高表面體積比結(jié)構(gòu)造成的高密度表面態(tài)引起的高漏電流和表面復合；

（3）由最小化材料引起的高阻力；

（4）在單納米線PD的情況下光耦合不足；

（5）等離激元結(jié)構(gòu)的尺寸與CMOS處理不兼容。

鑒于SiPD和CMOS電路集成的復雜性以及PD設(shè)計的多樣性，本文的評論并非詳盡無遺。本綜述旨在提供超快通信鏈路PD設(shè)計技術(shù)和集成方面的挑戰(zhàn)，并作為超快硅探測器中用于通信（包括單光子通信和量子通信）的高級研究活動的文件。我們相信Si基超高速光電二極管將為高性能VLSI接收器做出貢獻，并將成為短距離和長距離通信鏈路中的重要模式。