DARPA公布電子復興計劃兩大項目

據TOP500網站近日報道指出，美國國防部高級研究計劃署（DARPA）在7月23至25日舉行的首次電子復興計劃（Electronics Resurgence Initiative，ERI）峰會中向外界介紹了三維單芯片系統（Three Dimensional Monolithic System-on-a-Chip，3DSoC）和新穎計算基礎需求（Foundations Required for Novel Compute，FRANC）這兩大項目，3DSoC和FRANC項目獲電子復興計劃資助，旨在開發可突破摩爾定律限制的計算機芯片，從而實現更高效的計算系統。

3DSoC項目主要聚焦在單襯底第三維度垂直向上構建微系統所需材料、設計工具和制造技術的研發，旨在提升系統的數據傳輸速度和整體吞吐量。3DSoC項目的負責人表示研究人員將會盡快證明該研究在電子領域的實際可用性，并在未來四年半的時間內，研發出一套電子設計自動化（EDA）工具和全新的三維芯片設計。

3DSoC項目成功的關鍵是解決傳統架構對帶寬、延遲和能耗的內存限制。盡管NVIDIA和AMD等公司生產的芯片已經采用了3D和2.5D堆疊存儲設備，但3DSoC項目設計的芯片更加復雜，這種芯片具有更多的層級結構，并集成了電阻式隨機存取存儲器（ReRAM），碳納米管晶體管（CNFET）和常規硅基于金氧半場效晶體管（MOSFET）的處理器內核。斯坦福大學的項目研究人員已經實現了7納米和90納米工藝的三維芯片模型，該三維芯片模型在不同算法上的模擬結果表明，相比于傳統芯片，三維芯片在功耗和處理時間上都有很大提升。

FRANC項目同3DSoC項目密切相關，該項目聚焦于突破內存邏輯瓶頸。該項目的目標是超越傳統邏輯和存儲功能相分離的馮·諾依曼架構。其本質思想是在數據存儲區域進行數據處理而不需將數據移動到計算單元，此舉可以極大地降低能耗并提高系統吞吐量。FRANC項目的研發團隊預計將會用三年半的時間開發一套可運行的模型。為了實現這一目標，需要開發全新的電路設計以及新型材料與技術來減少數據移動。