基于VHDL的16QAM信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

吳華+王輝+溫俊青+張小真

摘要：基于VHDL與MAX+PLUSⅡ軟件開(kāi)發(fā)平臺(tái)，采用層次化、模塊化與參數(shù)化的設(shè)計(jì)方法，設(shè)計(jì)并驗(yàn)證了一種性能良好的16QAM信號(hào)發(fā)生器。介紹了VHDL語(yǔ)言與16QAM原理，闡述了16QAM信號(hào)調(diào)制與解調(diào)的理論方法，設(shè)計(jì)并實(shí)現(xiàn)了正余弦載波產(chǎn)生、16QAM調(diào)制、解調(diào)等功能模塊，給出整體調(diào)制解調(diào)的模塊圖與仿真波形。性能分析結(jié)果表明該系統(tǒng)設(shè)計(jì)可行。

關(guān)鍵詞：VHDL；16QAM；調(diào)制；解調(diào)

DOIDOI：10.11907/rjdk.172188

中圖分類(lèi)號(hào)：TP319

文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)文章編號(hào)：1672-7800（2018）001-0113-03

Abstract：Based on VHDL and MAX+PLUS II software development platform， a 16QAM signal generator with good performance is designed and verified by using hierarchical， modular and parametric design methods. The VHDL and 16QAM principle are discussed firstly， and then the theory of 16QAM signal modulation and demodulation is analyzed， and multiple functional modules， such as the sine and cosine carrier waves generation， 16QAM modulation and demodulation， are designed and implemented. Finally， the whole modulation and demodulation module chart and the simulation profiles are achieved， and the performance analysis shows that the design of the system is feasible.

Key Words：VHDL； 16QAM； modulation； demodulation

0引言

數(shù)字通信系統(tǒng)一般需要滿(mǎn)足兩個(gè)標(biāo)準(zhǔn)：①高效并不失真地傳輸有用信息；②在傳輸過(guò)程中盡可能減少或抑制干擾信息。數(shù)字通信系統(tǒng)之所以能持續(xù)高速發(fā)展并成為當(dāng)代通信系統(tǒng)主流，這與其自身具有易于加密傳輸、高度集成化的特點(diǎn)密不可分；新的調(diào)制技術(shù)不僅減小了信道對(duì)信號(hào)傳輸?shù)挠绊懀以诖笕萘總鬏敗⒏咚俾省⒐?jié)省頻譜并有效利用帶寬等方面均有進(jìn)展[1]。數(shù)字基帶信號(hào)一般需經(jīng)過(guò)調(diào)制后在無(wú)線與有線信道傳輸，這個(gè)過(guò)程實(shí)質(zhì)上是將信號(hào)的頻譜從低頻遷移到高頻，調(diào)制后的信號(hào)更便于實(shí)現(xiàn)遠(yuǎn)距離傳輸。幅移鍵控、頻移鍵控和相移鍵控是數(shù)字調(diào)制的基礎(chǔ)，然而這3種數(shù)字調(diào)制方式都存在不足，如頻譜利用率低、抗多徑衰落能力差、功率譜衰減慢、帶外輻射嚴(yán)重等[2]。正交振幅調(diào)制QAM（Quadrature Amplitude Modulation） 具有頻譜利用率高、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，QAM編碼是一種振幅和相位聯(lián)合鍵控，作為一種高效的數(shù)字調(diào)制方式，在大、中容量數(shù)字微波通信系統(tǒng)、有線電視網(wǎng)絡(luò)高數(shù)據(jù)傳輸、衛(wèi)星通信等領(lǐng)域應(yīng)用廣泛。16QAM是正交振幅調(diào)制的一種基本方式，本文采用VHDL語(yǔ)言，通過(guò)MAX+PLUSⅡ開(kāi)發(fā)平臺(tái)[3]，設(shè)計(jì)了一種性能良好的16QAM信號(hào)調(diào)制解調(diào)發(fā)生器，對(duì)信號(hào)進(jìn)行振幅相位聯(lián)合鍵控，并給出仿真波形。

1VHDL和16QAM原理

1.1VHDL概述

VHDL（Very High Speed Integrated Circuit Hardware Description Language）是一種工業(yè)硬件描述語(yǔ)言， 1983年由美國(guó)國(guó)防部創(chuàng)建，隨后被IEEE（Institute of Electrical and Electronics Engineers）組織作為標(biāo)準(zhǔn)推廣使用。隨著大規(guī)模集成電路及各種電子技術(shù)的發(fā)展，硬件描述語(yǔ)言已成為EDA（Electronic Design Automation）技術(shù)的重要組成部分。VHDL作為一種主流硬件描述語(yǔ)言，在電路設(shè)計(jì)中具有良好的描述與建模能力，開(kāi)發(fā)者通過(guò)快速學(xué)習(xí)即可完成硬件設(shè)計(jì)任務(wù)。VHDL對(duì)數(shù)字系統(tǒng)具有多層次描述能力，既能從系統(tǒng)級(jí)和門(mén)級(jí)進(jìn)行電路描述，又能從不同維度如系統(tǒng)結(jié)構(gòu)、邏輯行為、寄存器傳輸?shù)冗M(jìn)行描述。VHDL編寫(xiě)程序的特點(diǎn)是將每項(xiàng)硬件設(shè)計(jì)按照功能或行為劃分模塊，每個(gè)模塊成為一個(gè)實(shí)體，通過(guò)實(shí)現(xiàn)實(shí)體功能或算法對(duì)外提供服務(wù)，各實(shí)體對(duì)外提供唯一接口被其它實(shí)體引用。VHDL可以描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能與接口，使用VHDL進(jìn)行硬件設(shè)計(jì)具有以下優(yōu)點(diǎn)[4]：①VHDL在行為描述能力方面比其它語(yǔ)言更強(qiáng)，使用VHDL進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)，可以從邏輯行為描述設(shè)計(jì)，能輕松避開(kāi)器件的具體結(jié)構(gòu)；②有豐富的軟件支持VHDL仿真模擬功能，便于開(kāi)發(fā)者在設(shè)計(jì)早期發(fā)現(xiàn)并糾正錯(cuò)誤，以驗(yàn)證模塊功能的可行性，節(jié)約設(shè)計(jì)時(shí)間并減少成本；③支持大規(guī)模系統(tǒng)多層次設(shè)計(jì)分解并可重復(fù)利用已存在的設(shè)計(jì)模塊，極大縮短了上市周期，提高了生成效率，降低了工作量；④VHDL硬件開(kāi)發(fā)者可以將高層次行為描述與RTL（Register Transfer Level）描述結(jié)合使用，也可單獨(dú)自定義數(shù)據(jù)類(lèi)型，通過(guò)使用EDA工具可以便捷地進(jìn)行邏輯綜合仿真與優(yōu)化，將描述設(shè)計(jì)自動(dòng)轉(zhuǎn)換為低層次的門(mén)級(jí)電路；⑤開(kāi)發(fā)者在使用VHDL進(jìn)行系統(tǒng)設(shè)計(jì)仿真時(shí)，不必關(guān)心目標(biāo)器件的硬件結(jié)構(gòu)，實(shí)現(xiàn)了硬件設(shè)計(jì)與具體硬件的解耦，從而將主要精力放在系統(tǒng)的功能需求設(shè)計(jì)上。

1.216QAM原理endprint

QAM又稱(chēng)星座調(diào)制，這是由于這種調(diào)制方式在矢量圖上看起來(lái)與星座類(lèi)似。16QAM是包含16種符號(hào)的一種QAM方式，通過(guò)將獨(dú)立的兩路正交4ASK信號(hào)疊加所得，在此過(guò)程中該信號(hào)的幅度與相位均被調(diào)制。星座圖包含的點(diǎn)數(shù)越多，圖中單個(gè)符號(hào)所代表的傳輸信息量就越大，如果在保持星座圖平均能量基本恒定不變時(shí)加入星座點(diǎn)數(shù)，將會(huì)造成星座上點(diǎn)與點(diǎn)的間距減小，進(jìn)而增加系統(tǒng)的誤碼率，導(dǎo)致系統(tǒng)整體可靠性降低[5]。16QAM信號(hào)可以表示為：S（t）=kxkg（t-kTs）cosωct-

其中，S（t）是經(jīng)過(guò)調(diào)制的兩個(gè)正交載波信號(hào)的疊加，正交載波sinωct可以使用同相載波cosωct經(jīng)過(guò)相位移動(dòng)π/2后得到。g（t）代表系統(tǒng)的單位脈沖響應(yīng)，可取其幅值為1，xk、yk分別表示所要傳輸?shù)膬陕?電平信號(hào)第k個(gè)碼元的值，Ts代表一個(gè)碼元的持續(xù)時(shí)間，ωc是載波角頻率。

2功能模塊

在16QAM中，數(shù)據(jù)信息由相互正交的正、余弦波的幅度變化表示。常用的16QAM是用4個(gè)不同幅度的正弦波信號(hào)和4個(gè)不同幅度的余弦波信號(hào)疊加表示的基帶信號(hào)，通過(guò)發(fā)送正、余弦波信號(hào)實(shí)現(xiàn)對(duì)基帶信號(hào)的傳輸。16QAM信號(hào)為模擬信號(hào)，而FPGA只能處理數(shù)字信號(hào)。因此，需對(duì)正弦信號(hào)采樣再經(jīng)過(guò)數(shù)/模變換得到所需的16QAM信號(hào)，F(xiàn)PGA產(chǎn)生正弦信號(hào)的采樣值[6]。

2.116QAM調(diào)制

輸入基帶序列經(jīng)串-并轉(zhuǎn)換后，信號(hào)被分為I（同相）、Q（正交）兩路，兩路信號(hào)每次賦2比特?cái)?shù)據(jù)，共有4種不同的狀態(tài)，分別對(duì)應(yīng)4種不同的電平幅度且I與Q兩路信號(hào)正交。任意一個(gè)I幅度和任意一個(gè)Q幅度組合在星坐圖上進(jìn)行映射，每個(gè)星座點(diǎn)代表由4個(gè)比特的數(shù)據(jù)組成的一個(gè)映射，I與Q共計(jì)16種組合狀態(tài)。16QAM是二維調(diào)制技術(shù)，在實(shí)現(xiàn)時(shí)采用正交調(diào)幅方式，用某星座點(diǎn)在I坐標(biāo)上的投影去調(diào)制同相載波幅度，用Q坐標(biāo)上的投影去調(diào)制正交載波的幅度，然后將2個(gè)調(diào)幅信號(hào)相加就是所需的調(diào)制信號(hào)。

2.2解調(diào)

16QAM調(diào)制信號(hào)中基帶信號(hào)的幅度與相位不同，因而理論上解調(diào)時(shí)需要判斷調(diào)制信號(hào)的最大幅值及起始相位。由16QAM調(diào)制波形圖可知，調(diào)制信號(hào)在π/4一側(cè)（左側(cè)或右側(cè)）幅值完全分開(kāi)。在π/4處經(jīng)調(diào)制的基帶信號(hào)1111達(dá)到所有基帶信號(hào)中的最大幅值，將16QAM數(shù)據(jù)流存儲(chǔ)，利用對(duì)調(diào)制信號(hào)幅值的持續(xù)檢測(cè)，可從調(diào)制信號(hào)數(shù)據(jù)流中挑選出局部最大值，也就是基帶信號(hào)所對(duì)應(yīng)的調(diào)制信號(hào)最大振幅[7]。在最大振幅處設(shè)置標(biāo)志信號(hào)，每隔一個(gè)碼元檢測(cè)數(shù)據(jù)流，根據(jù)數(shù)據(jù)流之間的關(guān)系，將調(diào)制信號(hào)在π/4處分類(lèi)，再通過(guò)每一類(lèi)在π/4一側(cè)的幅值判斷出對(duì)應(yīng)的輸入基帶信號(hào)。由于可編程邏輯器件不能是負(fù)電平，因此在設(shè)計(jì)中采用8位數(shù)字信號(hào)的中值127作為基準(zhǔn)電平。16QAM調(diào)制信號(hào)的解調(diào)原理如圖1所示。

3模塊設(shè)計(jì)與性能分析

3.1模塊設(shè)計(jì)與仿真

16QAM調(diào)制與解調(diào)整體模塊設(shè)計(jì)包含6個(gè)模塊：M序列產(chǎn)生器（M_SEQUENCE）、I、Q信號(hào)發(fā)生器（DIVIDE）、載波信號(hào)發(fā)生器（CARRY_WAVE）、I、Q信號(hào)調(diào)制模塊（MODULATION_IQ）、I、Q調(diào)制信號(hào)合并模塊（QAM_MERGE）以及解調(diào)模塊（QAMACCEPT），如圖2所示。其中，M序列發(fā)生器產(chǎn)生4位偽隨機(jī)序列作為基帶信號(hào)，進(jìn)行解調(diào)仿真波形對(duì)比分析。I、Q信號(hào)發(fā)生器對(duì)基帶信號(hào)進(jìn)行串并轉(zhuǎn)換，產(chǎn)生兩路兩位正交信號(hào)。載波信號(hào)發(fā)生器生成正余弦波形信號(hào)100個(gè)樣值點(diǎn)。I、Q信號(hào)調(diào)制模塊將兩路載波信號(hào)與I、Q信號(hào)分別進(jìn)行調(diào)制，輸出兩路調(diào)制信號(hào)。I、Q調(diào)制信號(hào)合并模塊將生成的兩路調(diào)制信號(hào)進(jìn)行合并，產(chǎn)生16QAM調(diào)制信號(hào)。解調(diào)模塊根據(jù)輸入的16QAM調(diào)制信號(hào)流的局部最大幅值與π/4處幅值變動(dòng)情況，判斷對(duì)應(yīng)的基帶信號(hào)，最終解調(diào)出16QAM基帶信號(hào)。模塊仿真如圖3所示，從中可以看出，經(jīng)過(guò)整體模塊的解調(diào)信號(hào)與基帶信號(hào)完全一致，表明16QAM系統(tǒng)設(shè)計(jì)方案是正確的。

3.2性能分析

從圖4可以看出，M序列輸入基帶信號(hào)X[0..3]與解調(diào)器輸出信號(hào)Y[3..0]之間的最大延遲為18個(gè)時(shí)鐘周期，即3.6us，表明16QAM調(diào)制解調(diào)整體延遲低，具有傳輸速度快的優(yōu)點(diǎn)。

4結(jié)語(yǔ)

16QAM是采用16個(gè)標(biāo)識(shí)符的一種正交幅度調(diào)制方式。本文利用VHDL語(yǔ)言，在MAX+PLUSⅡ平臺(tái)通過(guò)模塊分解并分析各功能模塊的實(shí)現(xiàn)方法，設(shè)計(jì)并驗(yàn)證了一種16QAM信號(hào)發(fā)生器。從整體模塊的仿真波形可以看出，M序列產(chǎn)生器、正余弦載波信號(hào)發(fā)生器、16QAM調(diào)制與解調(diào)等模塊功能符合設(shè)計(jì)、配合良好，調(diào)制信號(hào)經(jīng)過(guò)解調(diào)輸出信號(hào)與基帶信號(hào)保持一致。對(duì)解調(diào)器的輸出信號(hào)與輸入基帶信號(hào)延遲性能分析顯示，16QAM調(diào)制解調(diào)器性能優(yōu)越，速度較快。

參考文獻(xiàn)：

[1]樊昌信.通信原理[M].北京：國(guó)防工業(yè)出版社，2000.

[2]張衛(wèi)鋼.通信原理與通信技術(shù)[M].西安：西安電子科技大學(xué)出版社，2003.

[3]徐志軍.大規(guī)模可編程邏輯器件及其應(yīng)用[M].成都：電子科技大學(xué)出版社，2000.

[4]盧毅，賴(lài)杰.VHDL與數(shù)字電路設(shè)計(jì)[M].北京：科學(xué)出版社，2001.

[5]趙明.MIMO系統(tǒng)中高階QAM調(diào)制下的半定松弛檢測(cè)算法[J].新型工業(yè)化，2011，1（3）：97-103.

[6]鄭濤，王丹志，施璟，等.基于FPGA的軟件無(wú)線電接收平臺(tái)設(shè)計(jì)[J].軟件，2013，34（4）：26-28.

[7]王紅艷，李竹.基于VHDL的4ASK的設(shè)計(jì)與實(shí)現(xiàn)[J].電腦與電信，2009，17（11）：19-23.

（責(zé)任編輯：杜能鋼）endprint