基于FPGA的飛控采集器的設計

周星星++袁剛平

摘 要：文章對機載測試系統中數字飛控采集器的重要性和必要性進行簡要分析，介紹了飛控采集器的總體設計，對各個板卡的設計和功能進行了闡述，詳細描述了電源模塊、控制單元、I/O輸入輸出和數據接收單元。

關鍵詞：飛行試驗；飛控計算機；設計

中圖分類號：V217 文獻標志碼：A 文章編號：2095-2945（2018）02-0120-02

Abstract： This paper briefly analyzes the importance and necessity of the digital flight control collector in the airborne test system， introduces the overall design of the flight control collector， and expounds the design and function of each board card. The power module， control unit， I/O input and output unit and data receiving unit are described in detail.

Keywords： flight test； flight control computer； design

1 概述

飛行試驗是在真實的環境條件下對航空裝備進行各種鑒定、考核、調試，對各種航空新技術進行研究和驗證[1]。機載測試是試飛中的一個基礎和關鍵環節，它的工作直接關系到飛行試驗的結果。機載測試系統是指安裝在飛機上的測試設備的總稱，它通常包括傳感器、信號調節器、數據采集器、機載記錄設備、測試時統和GPS定位設備等。作為機載測試系統的關鍵部分，數字飛控采集器主要用來采集數字飛控數據，具體包括飛機的各操縱面位置指令、姿態及狀態信息等。通過這些數據的分析和處理，得出與飛機狀態相關的若干鑒定結論，從而為飛機設計的改進提供可靠的依據。同時，通過遙測傳輸系統將與飛行安全有關的數據實時傳送至地面安全監控中心，地面指揮員能夠嚴密監控所關注的飛行數據，一旦出現危及飛機安全的狀態，能夠迅速做出決策并指揮。因此，數字飛控采集器在飛機的飛行試驗過程中具有非常重要的作用。

2 數字飛控采集器總體設計

數字飛控采集器負責采集飛機飛控計算機系統輸出的4路1553B數據總線信號，并將采集到的100%總線信息疊加時間信息后轉換成100%飛控PCM數據流輸出，最終通過數字記錄設備進行記錄。所記錄數據既可用于飛行試驗后期數據處理，也可重現飛控系統的飛行數據。同時，可通過用戶定義選擇總線上的部分信息形成一條可選數據流輸出，即對數據塊進行編程，選取關注參數并進行時間標識，最終形成PCM數據流進行輸出。這些可選參數在采集的同時可進行實時監控，這也能夠更加有效獲取飛行試驗過程中相關飛行安全數據。數字飛控計算機的系統框圖如圖1所示。

由圖可知，數字飛控采集器主要由4部分組成，分別為電源單元、控制板單元、I/O輸入輸出單元和數據接收單元。

3 單元設計和功能分析

3.1 電源模塊

電源模塊為整個系統理工電源，其核心部件是DC/DC轉換器件。電源模塊將輸入機上28V直流電源轉換成采集器需要的±15V（模擬電源和傳感器激勵電源）、+3.3V、GND、1.2V共四種電壓。在輸入為+18～+32V范圍內電源模塊能正常工作。輸入電源入口采取濾波措施，消除傳導干擾，從而滿足電磁兼容性要求。此外，電源板所需的1.8V、2.5V、5V等電源均由+3.3V轉換而來。

3.2 控制單元

中央控制單元（CCU）和I/O輸入輸出單元（作為前者的子板）共同構成采集器的控制部分。其中，I/O輸入輸出單元通過相關的解調電路，將外圍GPS時碼發生器輸出的IRIG-B AC碼轉換為串行的時鐘+數據的數字信號，并將該信號傳遞至中央控制單元，最終為整個采集系統提供一個時間基準。

控制單元是基于FPGA的SOPC（System On Programmable Chip簡稱可編程片上系統）系統[2]，系統集成了NIOS-II/f軟核處理器、USB2.0控制器、上位機接口、并行FLASH存儲器、SDRAM、40M晶振、FPGA的JTAG接口、內部32位總線接口、以太網接口、I/O板接口、通用外設和專用外設（100%PCM和部分PCM輸出模塊）等。基于FPGA嵌入IP軟核的SOPC系統在不增加芯片數量的基礎上，具有強大的靈活性、開發周期短、成本低且可現場配置及系統重構。不僅系統集成度高，功能也更加強大。作為整個系統的核心，它是所有傳輸交互的發起方。其主要功能有：

（1）上電初始化；

（2）系統板卡掃描；

（3）通過USB口實現上位機對整個采集器所有板卡的

配置，包括板掃描、配置讀、配置寫、IO讀、IO寫、存儲器讀、存儲寫等；

（4）將采集到的數據信號通過自研總線傳送到FPGA

進行處理并通過PCM輸出模塊將信號按照相應格式進行輸出。

其中，USB2.0接口設計包括接口的硬件設計、控制器芯片的固件開發、上位機驅動及編程加載軟件開發等，同時設置全速工作模式（理論速率可達480Mbps）用以監測、記錄USB端口的實時數據。

3.3 I/O輸入輸出單元

在數據傳輸過程中，為滿足傳輸距離和可靠性的要求，控制板四路通道的全部輸出信號均采用EIA-RS-422A的電氣標準進行的輸出驅動。因此，需將單端的輸出信號轉換為差動信號進行輸出。I/O單元作為中央控制單元的子板，二者通過軟線連接。其主要功能有：100%PCM輸出驅動和部分PCM輸出驅動。其中，控制單元的100%PCM輸出就是將采集到的四路數據按照用戶編程設置的PCM幀格式進行輸出，在輸出數據流中需對總線信息進行時間標識，時間標識的分辨率為1μs，標識的時刻為命令字同步頭的過零點。整個輸出模塊包括5個信號，具體為：輸出數據、字時鐘、位時鐘、子幀與全幀時鐘，1個數據+4個時鐘；部分PCM輸出的模塊則包括輸出的數據、位時鐘、字時鐘、幀時鐘，1個數據+3個時鐘共4個信號。此外，兩種輸出均由單端變成RS422差動輸出。endprint

處理器首先接收到數據的狀態信息，并輸入至部分PCM模塊中，這些信息包括通道號、新數據標志、表號等。依據接收到的數據狀態信息，部分PCM模塊在產生狀態字的同時讀取存儲在部分PCM單元中的內容，最終判定輸出的參數是否被用戶選中。若選中，則將選中的參數按照用戶的排序地址存入雙口RAM中，待數據接收完后，處理器按照協議將同步字、狀態字、已排列好的參數和時間字等信息依次輸出。

3.4 數據接收單元

該單元由4個數據接收通道構成，通道之間邏輯相互獨立，互為備份，是四余關系。飛控數據經過隔離、1553解碼后進入通道中并發出中斷信號，等待控制單元通過內部總線對數據進行讀取。數據接收單元主要功能為：

（1）為保證電氣安全，與四個通道輸出的數據進行物理和邏輯的電氣隔離；

（2）結合復位信號和12M時鐘，利用專用1553解碼芯片對四路總線數據解碼；

（3）按時間順序解調出總線上出現的符合1553B標準的所有指令字、數據字和狀態字，將其存儲到緩存器中，然后對消息中的具體內容進行標識和處理，包括：在指令字后插入該消息塊到達的準確時間、在狀態字之前插入消息響應時間和在總線消息的間隔處加入填充字等；

（4）輸出的RS-422串行數據通過輸入接口電路、數據同步檢測、計時轉換電路，對數據進行字檢測，并將檢測后的數據送到緩沖器傳輸，后通過遙測發射機傳輸至地面進行實時監測；

（5）對內部32位自研總線板卡的配置數據進行讀寫，

以及系統上電配置等。

3.4.1 與飛控計算機的電氣接口

數字飛控采集器端采用DS26LS32M芯片進行接收，飛控計算機輸出端采用DS26LS31M芯片進行接收，二者通過標準的點對點實現RS-422傳輸。為提高系統的抗干擾能力，在信號接收端的IN+、IN-之間增加匹配電阻用于增大輸出電流。同時，為避免輸入端遭受瞬間高電壓浪涌信號的破壞，在信號輸入的IN+端和IN-端分別對地加入瞬態抑制二極管。此外，出于對飛控計算機輸入端進行保護的考慮，采取與數字飛控采集器的數字地共地的設計。

3.4.2 1553B總線數據解調

飛控計算機輸出的串行數據流在電氣特性上符合RS422標準，在數據編碼方式及組織結構上符合1553總線標準。因此，在解調串行數據流的數據時，首先將飛控計算機輸出的四路具有1553B特性的且符合GJB289A[3]總線有關規定的數據流轉換成通用的16位不歸零電平碼（NRZ-L串行碼）和IRGB時間碼，而后通過串并轉換和存儲單元，最終提供給系統內部32位自研總線。

4 結束語

本文設計的數字飛控采集系統已經通過地面及機上聯合調試試驗，系統的相關技術指標均滿足設計要求，同時系統的可靠性和有效性也進行了初步的驗證。該設計方法具有較強的實用價值，可供后續設計參考應用。

參考文獻：

[1]周自全.飛行試驗工程[M].航空工業出版社，2010.

[2]ALTERA公司FPGA數據手冊、SOPC設計指南、參考設計[Z].

[3]GJB289A（國軍標289A）[S].endprint