數字電路抗干擾常用措施

陳淑芳

摘 要 數字電路通過半導體集成器件組合在一起，以數字信號的傳輸方式，實現數字量的算術運算與邏輯運算，有很高的集成度，功能也很強大，然而由于高集成化，數字電路的運行很容易受到器件之間相互的信號干擾，導致運行結果出現較大誤差，甚至造成運行錯誤，達不到預期的功能，因此研究數字電路的抗干擾設計，對數字電路進行外部干擾屏蔽設計，設法抑制電磁干擾，對于提高數字電路的運行可靠性以及運行效率都有積極的意義。本文從干擾的形成源頭和傳輸路徑入手，研究數字電路的抗干擾對策，并從軟硬件兩方面進行數字電路抗干擾性能的提升研究，希望可以為電子設計者提供有效的抗干擾方法參考。

【關鍵詞】數字電路 干擾源 抗干擾

1 前言

隨著電子信息技術的發展，大規模集成電路成為了電子產品設計開發必備的路徑，數字電路作為主要的設計思想，在電路設計時應用廣泛，其通過數字信號傳輸，很方便的實現數字邏輯運算和算數運算，廣泛應用在電力電子器件設計中，隨著電子控制芯片CPU性能不斷提升，PCB電路板所承受的性能也應該相應的提升，為了保證數據傳輸的效率，電路板的抗電磁干擾性能尤為重要，要解決抗電磁干擾的問題，要從導線方面探討，因為大家知道兩條平行或近似平行的傳輸線，會產生串音干擾，差模傳輸較共模傳輸，電磁干擾小，信號能量損失少，能夠保證數據信號完整性，因此差模傳輸在抗干擾的應用上使用廣泛。另外，由于在電路設計時，設計開發人員往往對電子器件布局不夠合理，忘記加裝屏蔽線，或者使用較受干擾的敏感元件，導致電路很容易受到電磁干擾，電磁干擾也成為電子產品設計中主要的難題，所以分析干擾的基本要素，設法切斷干擾的來源以及傳播路徑是數字電路中抗干擾的有效途徑。

2 數字電路干擾形成的基本要素

在研究如何對數字電路進行抗干擾設計時，需要明確造成數字電路中干擾形成的因素，這里將干擾形成的基本要素分為：干擾源、傳播途徑以及干擾對象。

2.1 干擾源

指容易產生干擾的電子元件、設備或信號，一般指發生在高頻電路或器件之中，某些設備電壓和電流要經常發生突變，這樣du/dt、di/dt都非常大，很容易對其他電子元件產生干擾，導致運行誤差，常見的干擾源有：繼電器、雷電、高頻時鐘、運行電機等。

2.2 傳播路徑

指干擾源產生的干擾信號傳播到易受干擾的傳感器等敏感元件中的傳播媒介，往往導線和電磁空間輻射是干擾信號傳播的主要路徑。

2.3 干擾對象

所謂干擾對象就是指容易受到干擾信號擾亂的元件，通常稱為干擾敏感器件，這些元件往往在數字電路中承擔數據的采集、轉換等功能，是數字電路中及其重要的部分，如：數字模擬量變換器、弱信號放大器等元件。

3 數字電路抗干擾常用措施

在明確數字電路傳播的三個基本要素之后，就可以從這三個基本方面采取措施，進行抗干擾處理，再設計時應該注意元器件的布置以及布線規則，進行選用干擾抑制力強的元器件進行設計，在傳播路徑上，增加必要的濾波裝置，在軟件設計上也可以采取有關措施進行抗干擾能力的提升，提高數字電路運行的可靠性。

3.1 抑制干擾源

數字電路抗干擾設計應該優先考慮的因素就是干擾源，通俗來講就是盡可能的減小電壓電流的突變率，也就是設法減小du/dt和di/dt，為了減小du/dt可以嘗試在產生干擾的元件回路兩側并聯上合適的電容，如果想減小di/dt則需要串聯合適的電感或者電阻。

一般在電路設計是，設計時常常采用的降低干擾的方法有；

（1）可以將續流二極管元件并聯到繼電器線圈兩端，并且設計火花抑制電路，這樣在繼電器斷開時，可以有效降低產生的反電動勢干擾，為了確保繼電器在有效時間內動作次數不變，需要增加穩壓二極管，彌補其滯后性。

（2）設計有效的濾波電路，濾除高次諧波干擾，這在電機運行電路非常有效。

（3）電路布線時為了降低高頻干擾，盡量避免垂直走線。

（4）RC抑制電路，并聯在可控硅電路中，可以適當減小干擾噪聲。

3.2 切斷干擾傳播途徑

干擾的傳播途徑通常指導線或端口傳播的傳導干擾，或者空間傳播的電磁輻射干擾，我們可以根據這兩種干擾的傳播方式來進行有效的干擾傳播抑制。一般我們經常設計使用的單片機電路中，電源時較為常見的干擾源，也是對整個單片機設計干擾最為強烈的，經常采用電源回路中增加二階濾波電路來抑制電源干擾，另外在單片機I/O接口直接對電機類外設控制時，常常需要使用隔離器或者增加門電路以及光耦等方法來隔離噪聲源。數字電路中的大功率器件最好獨立接地，并且布置在電路板邊緣，可以防止其對其他元件的干擾。在數字電路的關鍵部位，例如電源連接口需要增加抗干擾器件，如電源濾波器等增強電路的抗干擾性能。

3.3 提高元器件的抗干擾性能

首先在數字電路設計時，要注意在選擇元器件時，盡量選擇噪聲容限高的元件，眾所周知CMOS比TTL集成電路抗干擾性能好，所以在選擇時要盡可能選擇有一定抗干擾性能的元器件，另外，要合理控制電路負載的數量，因為敷在數量超限，會導致高電平達不到要求，降低電路容限，這樣設計的電路受干擾可能性非常大。分布電容對電路的抗干擾性能也有一定影響，所以要保證不用的電路或者控制端具有合適的電平值，最后，數字電路中，難免使用到容易受干擾的敏感元件，設計電路時，如果能對這些元件進行合適的處理，比如：在敏感元件回路中，盡可能縮小回環范圍，可以減小感應噪音，也可以通過加粗電源回路導線，減小回路損耗，有效抑制噪聲。

3.4 電路設計時的抗干擾措施

在數字電路中，CMOS及TTL電路轉換瞬間干擾很大，應該設法抑制轉換引起的振蕩，有時振蕩會引起誤觸發下級電路，可以采取以下兩種方法解決：其一是對對輸入波形采取較長的信號值和盡量避免微分電路產生脈沖作為觸發信號。其二是對于電路延遲不同所引起的毛刺也要采取一定的措施加以消除，可利用濾波電路、時間選通電路和同步控制的方法對干擾加以治理。endprint

3.4.1 濾波法

當干擾源產生毛刺的頻率很高，其脈寬將比普通的脈寬信號窄許多，因此可以利用RC積分電路消除毛刺。

3.4.2 時間選通法

采取延遲電路，根據單相穩定或者雙向穩定電路結構來完成時間選通電路，抽樣輸入有用波形來消除毛刺的干擾。

3.4.3 同步控制法

同步控制法利用時序同步的原理，將電路的狀態進行翻轉，由單個脈沖產生觸發，可以有效降低因為傳輸延遲所導致的毛刺干擾，同時采用數據DB和數據DA通過總線驅動器進入數據總線，驅動器分別控制總線信號CA和CB的總線控制方法，增強總線的抗干擾能力。

3.5 印制電路板的合理布線

印刷電路板是數字電路設計中的重要環節，其抗干擾效果的好壞與電磁兼容性有重要關系，在設計PCB時，要遵循相關設計原則，盡可能增強電路板的抗干擾能力，首先確定好各個元器件在電路板上的擺放位置，擺放一定要合理，將強干擾源與，敏感元件遠離，位置布置好之后，需要布置電源線和地線，注意在設置電源線和地線線徑時，要合理加寬線徑，降低導線阻抗，在條件允許的情況下，要通過閉環回路且回路截面要盡量小，提高抗噪音能力，增強地線信號的穩定性，最后開始設置信號線的連接。電路板設計要綜合各種因素，要全面設計，避免顧此失彼。在同一印刷板上，通常有不同的電路，設計時可以將功能相同的電路集中到接地線上，使接地線電流從不同的單元回路中流出，減輕對其他元件的干擾，增強電路的抗噪能力。

3.6 軟件抗干擾方法

硬件方面抗干擾措施做好以后，適當的通過軟件抗干擾技術來彌補硬件的不足，是很有效的提升數字電路抗干擾能力的方法，軟件抗干擾設計靈活簡單，并且不需要花費昂貴費用，在數字電路抗干擾技術中受到了大家的一致好評，目前有許多軟件抗干擾技術被開發利用，最常用的包括：數字濾波技術、軟件“看門狗”技術等。

3.6.1 數字濾波技術

數字濾波技術在軟件中的抗干擾功能是通過電磁兼容的方法對相關數據進行干擾消除來實現的。通常在采取硬件措施不能完全抑制干擾的情況下，可以通過對軟件進行數字濾波處理，來進一步消除數據中的各種干擾，從而確保所采集的數據真實可靠，以此來減少信號采集的誤差。

3.6.2 軟件“看門狗”技術

“看門狗”指的是在主程序中利用定時器來對程序運行過程進行計時監控，如果到規定時間仍不復位定時器，則容易出現PC指針回不來的情況，或者說造成死循環，而到定時時間之后，看門狗就會自動使單片機恢復原位。計算機控制系統中的看門狗可以防止干擾信號進入程序而造成死循環，其功能在硬、軟件中均可實現。

4 結語

數字電路通過大量的半導體集成器件組合在一起，表現為高度集成化、智能化，然而由于高集成化，數字電路的運行很容易受到器件之間相互的信號干擾，導致運行結果出現較大誤差，甚至造成運行錯誤，達不到預期的功能，應該加強對數字電路抗干擾性能的研究，保證電子器件的穩定運行。數字電路抗干擾技術復雜而重要，每一個電路設計人員都不能忽視其重要性，除了本文介紹的抗干擾措施之外，還有許多其他有效的方法，開發設計人員應該深入挖掘，不斷總結，提高數字電路的運行效率，使其能更好的為人類服務。

參考文獻

[1]江國棟.數字電路產品的抗干擾設計[J].電聲技術，2009.

[2]劉傳清.高速數字控制系統的電路布局與抗干擾技術[J].電測與儀表，2013.

[3]林一蘇.對數字電路抗干擾的研究與分析[J].應用研究，2015（15）：72.

[4]減瑩.關于數字電路抗干擾設計的分析研究[J].科技論壇，2014（15）：112.

作者單位

福州職業技術學院 福建省福州市 350108endprint