基于FPGA+STM32的多通道數據采集系統設計

范君健，吳國東，王志軍，朱嫣霞，張 沖，紀 錄

(中北大學 機電工程學院， 太原 030051)

【基礎研究】

基于FPGA+STM32的多通道數據采集系統設計

范君健，吳國東，王志軍，朱嫣霞，張 沖，紀 錄

(中北大學 機電工程學院， 太原 030051)

針對武器測試系統中數據采集的高速與實時性要求，提出了一種基于FPGA+ARM的數據采集系統設計方案。該數據采集系統采用FPGA+STM32的協處理器+主控制器方案設計多通道模擬量采集模塊，利用FPGA靈活的邏輯可操作性設計實現多通道數據的同步采集，同時設計FIR數字濾波器以提高采集數據的可用性，利用STM32豐富的外設功能和數據處理能力，加入SD卡、USB接口以及以太網接口，用于數據的存儲與導出。對主要模塊進行仿真與測試，驗證了該方案的可行性。

數據采集；FPGA；FIR濾波；FSMC；以太網

隨著數字電子技術的飛速發展，高精度多通道的數據采集系統已經在測量測控領域占據了主要地位，被廣泛的應用于工業、民生和軍事等的各個領域，測量項目主要為觀測電壓和電流、溫濕度與功率功耗等，后期用于數據的分析、系統的改善等[1]。現階段單獨基于FPGA和ARM的采集板很多，但將兩者作為主協處理器配合完成采集、分析、計算和通訊的系統很少，在此提出一種基于FPGA和STM32的數據采集系統設計方案，其中FPGA負責多通道數據的同步采集與緩存，STM32負責數據處理、存儲以及和上位機的通信傳輸。在系統總體方案的基礎上，進一步討論STM32與FPGA的通信接口、FIR濾波器的設計、數據緩存、以太網通訊等關鍵部分。該系統能夠完成對多路信號的實時采集，具有高速信號處理與數據傳輸的能力。

1 系統總體設計

該設計中使用的FPGA采用Altera公司CycloneIV E系列的EP4CE10F17I7N，ARM芯片采用ST公司的STM32F407系列，STM32與FPGA通過FSMC(Flexible Static Memory Controller，可變靜態存儲控制器)接口連接，并加入256Mb的SDRAM作為數據緩沖器。選擇AD7606作為AD轉換芯片，該芯片是一款完全集成的多通道數據采集解決方案[2]，有8路同步采樣輸入，內置16位、雙極性ADC，所有通道轉換速度均達到200ksps，并提供過采樣功能，且AD7606提供高速串行接口、并行接口和并行字節接口，方便與FPGA直接連接[3]。設計RS232串口方便與工控機進行數據交換，選用USB3300芯片設計USB2.0接口用于數據導出，選用W5500設計以太網接口，以便通過上位機進行系統設置與數據實時傳輸，系統的總體設計結構框圖如圖1所示。

圖1 系統總體設計結構

該高速多通道同步數據采集系統具有如下的功能特點：

1) 通過以太網或RS232接口可直接與上位機控制終端通訊，及時完成測試現場的數據采集與傳輸，并實現對數據采集終端的控制；

2) FPGA系統設計了異步FIFO與SDRAM，支持信號的長時間連續采集；

3) 支持數據的移動與遠程存儲，采集數據可通過存儲卡或者網絡進行存取[4]。

2 系統硬件結構設計

該系統由模擬數據采集、數據緩存、數據通訊、電源及系統時鐘同步等幾大模塊組成，對其中關鍵的FIR濾波器設計、FPGA與STM32通訊的FSMC接口設計做詳細的闡述。

2.1 FSMC接口電路設計

FSMC是STM32系列采用的一種新型的存儲器擴展技術，支持不同的外部存儲器類型，其中包括多種類型的靜態存儲器[5]，因此，可將FPGA當作STM32F407的外部SRAM來配置，通過擴展出的數據/地址/控制三總線來實現操作，這樣既能保證較快的操作速度，又具有很高的靈活性[6]。接口硬件連接原理圖如圖2。

圖2 STM32與FPGA連接原理圖

將FPGA直接掛載到STM32的FSMC總線上，FSMC提供了4個Bank用于連接不同的外部存儲器，FSMC_NE1為Bank1第一區的片選信號，FSMC_WR和FAMC_RD分別為接口讀寫信號，根據設計的數據要求，設計數據位寬16位，地址位寬10位，將數據線D[15:0]，地址線A[25:16]連接到FPGA的I/O端口，這樣FPGA就作為STM32的外設接入，通過存儲器讀寫指令訪問FPGA。

在FPGA的數據接口設計當中數據采集與FSMC總線的數據傳輸處于不同的時鐘域，而數據在不同時鐘域之間傳遞，容易產生亞穩態[7]。通過IP核設計異步FIFO用于數據的緩存與傳輸，采用兩個時鐘信號來控制其讀寫操作，分別為寫時鐘(wrclk)和讀時鐘(rdclk)。FIFO的模塊簡圖如圖3所示。其中異步FIFO模塊包括8個端口，別為數據輸入(data[15:0])、寫請求(wrreq)、寫時鐘(wrclk)、讀請求(rdreq)、讀時鐘(rdclk)、緩沖器滿信號(wrfull)、緩沖器空信號(rdempty)、數據輸出(q[15:0])。

圖3 異步FIFO的模塊簡圖

2.2 數字濾波器設計

在模擬信號采集電路當中，由于環境噪聲與電源噪聲的存在，其不可避免的會引入ADC芯片進行模數轉換，這些噪聲在數字系統的運算當中可能會被放大，從而影響測量精度，因此在FPGA內部創建數字濾波器，以進一步提高信噪比。

相比于完全依靠電阻、電容、晶體管等電子元件組成的模擬濾波器，數字濾波器具有更高精度、更高信噪比、無可比擬的可靠性等優點，雖然在其搭建過程當中工作量大、調試設計復雜，但其換來的靈活性與可擴展性可大大降低硬件電路板的設計及制作成本[8]。有限脈沖響應(Finite Impulse Response, FIR)濾波器由于其具有良好的線性相位和極高的穩定性，在數字信號處理領域得到了極為廣泛的應用[8]。N階FIR濾波器的輸出y(n)可表示為輸入序列x(n)與單位取樣響應h(n)的線性卷積，如函數式(1)所示：

(1)

每一次的輸出要完成N次的乘法和N-1次的加法，當階數N較大時，系統延遲會很大。

根據AD7606數據傳輸速度，設計低通線性相位FIR濾波器截止頻率為250 kHz，階數為31(濾波器長度32)，采樣頻率1 MHz，量化系數為16比特。為提高設計效率和系統可靠性，首先通過Matlab設計出濾波器系數，而后將其導入到Quartus II的FIR IP核當中，直接生成FIR濾波器模塊。為獲得更高的運算速度，選擇全并行分布式算法結構[9]，FIR濾波器系數如表1所示，FIR濾波器系數量化前后頻譜圖如圖4。

表1 FIR濾波器1～16階系數

采用Matlab軟件仿真出具有白噪聲特性的輸入信號，以及由150 kHz和350 kHz單頻信號疊加的輸入信號，進而仿真測試數據經濾波器濾波后的輸出數據，以便和FPGA設計實現后的結果進行比較。Maltab仿真的信號濾波前后頻譜如圖5。

圖5 Matlab仿真的信號濾波前后的頻譜圖

在FPGA設計完成后，將仿真的輸入信號作為ModelSim的激勵源，生成經FPGA濾波器的輸出信號，對輸出信號數據進行時域及頻域分析，如圖6(a)和圖6(b)所示。

從圖6(a)可以看出，FPGA實現的濾波器輸入、輸出頻譜與Matlab直接仿真的結果相同。從圖6(b)可以看出，濾波后的白噪聲在時域上的變化趨勢明顯緩和，即濾除了高頻分量，濾波后的合成單頻信號已形成規則的頻率為150 kHz的信號。因此，從仿真結果看，該濾波器的FPGA實現滿足設計要求。

2.3 AD控制模塊

AD控制模塊用來完成AD7606數據采集時序的控制，為確保時序的準確性和連續性，采用狀態機的方式來實現。將兩個CONVST引腳連在一起，以保證采集數據的實時性與同步性，設置AD7606為通道同步采樣模式，此公用CONVST的上升沿啟動對所有模擬通道的同步采樣，AD7606的同步采樣時序圖(并行模式)如圖7所示。

AD采樣控制使用Verilog語言來描述，使用SignalTap II邏輯分析儀對控制時序進行驗證，如圖9所示，通道1和通道2分別為測量的2.5 V參考電壓與3.3 V電源電壓，可以看到AD控制器的時序與芯片參考手冊提供的時序圖相符，完成對模擬信號的采集。

圖6 FPGA仿真的信號濾波前后的頻譜圖(a)和時域波形(b)

圖7 AD7606通道同步采樣時序圖

圖9 AD控制模塊時序分析

3 系統軟件流程設計

STM32作為系統的控制核心，主要負責FSMC接口驅動，采集數據的存儲、實時顯示，數據統計以及發送給FPGA的控制指令及參數設置等。STM32控制軟件的流程如圖10所示。

3.1 FSMC接口程序設計

在該設計中將FPGA通過FSMC接口映射為NOR控制器管理下的Bank1中的一段內存，起始地址為0x60000000。FPGA中的FIFO負責對采集數據的緩存，接收來自STM32的讀寫使能信號，復位信號，并且向STM32返回空、滿信號。讀寫使能信號需要設置地址建立時間(ADDSET)、數據建立時間(DATAST)和地址保持時間(ADDHLD)。該系統采用FSMC的模式1進行異步讀寫操作，允許讀寫使用不同的時序，模式1的寫操作時序如圖11所示。

圖10 STM32軟件設計流程

圖11 FSMC模式1寫操作時序

STM32的IO時鐘設置為100 MHz，根據圖11，設置寫使能電平有效時間為FIFO時鐘周期的兩倍。FIFO滿信號有效時，FSMC從FIFO讀取數據，等待FIFO數據被讀取，滿信號無效后再次啟動FIFO寫命令。FIFO空信號有效時，FSMC停止從FIFO讀取數據，直到空信號無效時啟動FIFO讀命令。

3.2 USB接口程序設計

在眾多的USB設備類型中，HID類是Windows完全支持的第一批設備類型，它是為一些人工的輸入輸出設備而設計的，連接到計算機的USB設備幾乎都包含HID類，用于信號控制[10]。

在該設計中利用ST公司的STM32系列USB固件庫(STM32_USB-FS-Device_lib庫)完成下位機HID類程序的開發。一個典型的USB包括外圍硬件(hardware)、USB固件庫和用戶層(User application)，USB固件庫分為硬件驅動層和應用接口層，其中硬件驅動層管理USB的硬件設備和USB標準協議的直接交互，它又由Low Layer和Medium Layer兩個層組成；而應用接口層又叫做High Layer層，它在固件庫核和應用提供一個完整的接口。

STM32的USB程序主要包含三個部分：USB控制器初始化、主機請求響應和通訊數據收發。其中USB控制初始化包括端點的使能、中斷方式、數據緩存設置等；至少需要響應獲取描述符、設置地址、設置配置、設置閑置四種請求；通訊數據收發主要是以中斷的方式向數據緩沖區讀寫數據。該設計根據ST公司提供的Custom_HID例程修改而來。

3.3 以太網接口設計

數據采集系統中加入W5500嵌入式以太網控制器，STM32通過SPI接口與之連接。W5500集成了TCP/IP協議棧，即芯片本身集成了網絡層和傳輸層的相關協議，在軟件的設計中只需要對芯片的相關協議參數進行初始化配置就可以實現以太網的數據收發[12]。使用W5500的軟件設計流程圖如圖12。

圖12 W5500軟件設計流程

具體的初始化內容包括以下幾個部分：

1) 配置本機MAC地址、網關地址、子網掩碼和本機IP地址寄存器，配置目標主機IP地址寄存器；

2) 設置發送緩沖區和接收緩沖區的大小；

3) 設置重復發送超時寄存器和重復發送計數寄存器。

芯片初始化完成后檢查網關服務器進行Socket設置，在數據的收發處理上采取條件發送中斷接收的策略，在收發后重新檢查網關服務器進行Socket設計，如此循環。

4 結論

本系統很好的結合了FPGA可編程邏輯器件和STM32控制器的優點，利用FPGA靈活的邏輯可操控性，有效地解決了數據采集的高速與實時性問題，同時利用STM32的FSMC接口和外設端口，極大的方便了數據的處理與高速傳輸，驗證了該設計方案的可行性。簡化了采用單一處理器的數據采集系統軟件設計的復雜程度，縮短了開發周期。同時該系統保留了很大的可擴展性，有著廣闊的應用前景和參考價值。

[1] 趙國.基于ARM和FPGA的多功能數據采集系統的研究[D].成都：電子科技大學，2014.

[2] 陶海軍，張一鳴，曾志輝.基于AD7606的多通道數據采集系統設計[J].工礦自動化，2013，39(12):110-113.

[3] 于克泳，孫建軍.新一代16位8通道同步采樣ADC-AD7606在智能電網中的應用[J].電子產品世界，2010，17(10):63-65.

[4] 張素萍，高照陽，張建芬.基于FPGA和ARM的高速多通道數據采集系統設計[J].自動化與儀器儀表，2015(8):110-113.

[5] 潘輝.STM32-FSMC機制的NOR Flash存儲器擴展技術[J].單片機與嵌入式系統應用，2009，9(10):31-34.

[6] 曹彬乾，程遠增，楊青.基于STM32+FPGA的數據采集系統的設計[J].計算機工程與設計，2014，35(4):1231-1235.

[7] 楊會建，田成軍，楊志娟，等.基于FPGA的SDRAM乒乓讀寫操作設計[J].長春理工大學學報(自然科學版)，2015(2):67-71.

[8] 杜勇.數字濾波器的MATLAB與FPGA實現-Altera/Verilog版[M].北京：電子工業出版社，2015.

[9] 李偉，武鵬飛，陳宏霖.基于DSP Builder的分布式算法的FIR數字低通濾波器設計[J].計算機應用，2015(a02):335-338.

[10] 楊洪程，陳家新，張曉鈾，等.基于USB HID類數據通信的直流電源監控設計[J].電子設計工程，2013, 21(13):97-100.

[11] 孫士誠，皮佑國， SUN Shicheng，等.基于STM32和FPGA的多路模擬量采集系統的設計[J].自動化與儀器儀表， 2015(4):23-26.

[12] 曾紅，黨盼盼.基于W5500的嵌入式系統以太網網關設計[J].網絡安全技術與應用，2015(2):36-37.

DesignofMulti-ChannelDataAcquisitionSystemBasedonFPGAandSTM32

FAN Junjian, WU Guodong, WANG Zhijun, ZHU Yanxia, ZHANG Chong, JI Lu

(College of Mechatronic Engineering, North University of China, Taiyuan 030051, China)

Aiming athigh speed and real-time requirements for data acquisition in weapon testing systems, this paper presents a design scheme of data acquisition system based on FPGA+STM32. The data acquisition system uses FPGA+STM32 coprocessor and main controller program design multi-channel analog acquisition module. Realization of multi-channel data acquisition by FPGA flexible logic operability design, while the FIR digital filter is designed to improve the availability of data. Using STM32 rich peripheral functions and data processing capabilities, add the SD card USB interface and ethernet interface, for data storage and export. The simulation and testing of the main modules are carried out to verify the feasibility of the scheme.

DAQ; FPGA; FIR filter; FSMC; Ethernet

2017-09-20；

2017-10-15

國家自然科學基金資助項目(11572291);山西省研究生聯合培養基地人才培養資助項目(20160033)

范君健(1993—)，男，碩士研究生，主要從事彈藥、武器系統相關測試研究。

10.11809/scbgxb2017.12.061

本文引用格式：范君健，吳國東，王志軍，等.基于FPGA+STM32的多通道數據采集系統設計[J].兵器裝備工程學報，2017(12):281-286.

formatFAN Junjian, WU Guodong, WANG Zhijun, et al.Design of Multi-Channel Data Acquisition System Based on FPGA and STM32[J].Journal of Ordnance Equipment Engineering,2017(12):281-286.

TP274.2

A

2096-2304(2017)12-0281-06

(責任編輯楊繼森)