基于FPGA的狹窄路段交通擁堵智能控制系統設計

郭海濤+許倫輝

摘 要： 為了實現對狹窄路段交通擁堵智能控制和調度，進行控制系統優化設計，提出基于FPGA的狹窄路段交通擁堵智能控制系統設計方案。用嵌入式VXI總線模塊技術和DSP集成信號處理技術進行車流量數據分析和信號調理，結合GPS定位和無線網絡技術進行交通自組織網絡設計，在ARM Cortex?M3內核中進行控制系統的嵌入式開發，采用模塊化設計和集成電路設計相結合方法實現系統硬件開發。采用FPGA可編程邏輯芯片作為控制系統的核心處理芯片，進行狹窄路段交通擁堵控制信號的高頻放大、正交解調和混頻處理，實現控制系統集成電路設計。系統測試結果表明，采用該系統進行交通擁堵智能控制，能降低擁堵程度，提高通行能力，系統的可靠性較好。

關鍵詞： FPGA； 交通智能控制系統； 嵌入式開發； DSP

中圖分類號： TN876?34； TP273 文獻標識碼： A 文章編號： 1004?373X（2017）24?0124?03

Abstract： In order to realize the intelligent control and scheduling of the traffic congestion on narrow road， the optimization design of the control system is performed， and a design scheme of the FPGA?based intelligent control system for traffic congestion on narrow road is proposed. The embedded VXI bus module technology and DSP integrated signal processing technology are used to conduct the traffic flow data analysis and signal conditioning， and combined with the GPS positioning technology and wireless network technology to design the vehicular Ad Hoc networks. The embedded development of the control system is carried out in ARM Cortex?M3 kernel. The method combining modular design and integrated circuit design is adopted to realize the system hardware development. The FPGA programmable logic chip is taken as the core processing chip of the control system to perform high?frequency amplification， quadrature demodulation and frequency mixing processing for the control signal of traffic congestion on narrow road， so as to realize the integrated circuit design of the control system. The system test results show that the system can realize the traffic congestion intelligent control， reduce the congestion degree and improve the traffic capacity， and has high reliability.

Keywords： FPGA； traffic intelligent control system； embedded development； DSP

為了緩解交通擁堵，需要對狹窄路段進行交通擁堵智能控制，通過交通擁堵智能控制和調度，實現交通擁堵治理，研究狹窄路段交通擁堵智能控制系統優化設計方法，在治理交通擁堵，提高路面通行能力方面具有重要意義，相關系統設計方法研究受到人們極大關注[1]。文獻[2]提出基于交通自組織網絡（Vehicular Ad Hoc Networks，VANETs）無線射頻識別的交通擁堵智能控制系統，采用裝有RFID閱讀器進行交通流信息采集和車輛定位，在嵌入式Linux內核下實現交通擁堵控制器設計，系統可靠性較好，但易受到不規則交通流干擾產生控制失穩。文獻[3]中提出并行微觀交通動態負載平衡調度模型，實現交通擁堵微觀調度，但該模型未進行系統硬件開發設計，系統的應用價值不大。針對上述問題，本文提出基于FPGA的狹窄路段交通擁堵智能控制系統設計方案，并進行了調試分析，展示了本文設計系統的優越性。

1 系統總體設計與功能結構分析

1.1 總體設計

為了實現狹窄路段中的交通擁堵智能控制系統設計，首先分析控制系統的總體結構模型，交通擁堵智能控制系統設計主要包括硬件電路設計和可編程邏輯控制芯片的嵌入式設計兩大部分。本文設計的交通擁堵智能控制系統包括A/D模塊、模擬信號預處理模塊、收發轉換模塊、功率放大模塊和輸出接口電路模塊等。系統由全向磁傳感器陣列、上位機、下位機、信號調理電路、交通調度控制執行器和微機控制電路等組成[4]。系統通過A/D轉換器和D/A轉換器產生脈沖信息，根據壓力傳感器和視頻采集儀器實現對道路交通流原始數據采集，通過激光掃描技術進行交通監控視頻圖像處理，將采集的原始圖像信息和交通流量信息傳輸到信息處理中心，實現信息融合分析，以此為交通擁堵智能控制系統提供數據輸入基礎。在輸出端，對控制信號進行匹配濾波放大和檢波處理，在FPGA核心板中進行集成智能控制[5]。endprint

交通擁堵控制系統的供電電源采用實時時鐘電源、內核電源和I/O電源供電，采用多點控制方法實現交通擁堵智能控制系統的遠程智能控制，根據上述分析，得到本文設計的交通擁堵智能控制系統的實現總體結構圖如圖1所示。

分析圖1得知，本文設計的交通控制系統通過傳感器模塊進行交通圖像、聲音、流量以及視頻等信息采集，將采集的交通監控信息輸入到信號調理模塊中，在開放式應用編程接口中進行交通擁堵智能控制和信息調度。

1.2 系統的功能結構分析與技術指標

本文設計的交通擁堵智能控制系統構架一共分為三層體系結構，分別為交通信息流的感知層、車輛流量信息的數據傳輸層和信息融合輸出層。交通智能控制系統由全向磁傳感器陣列、上位機、下位機、信號調理電路、交通調度控制執行器和微機控制電路等組成，功能結構組成描述如下：

（1） 全向磁傳感器陣列。全向磁傳感器陣列是實現交通擁堵數據和車輛流量數據采集功能，傳感器陣列的默認的倍頻數為10倍，采用UHF RFID進行交通的車輛流量的高頻無線信號識別，采用特定頻率的無線電波進行交通的遠程通信。當讀寫器喚醒所有標簽后[6]，裝有RFID閱讀器通過定位系統進行數據采集，結合GPS定位和無線網絡技術進行道路交通和車輛分布的自組織網絡設計，構建狹窄路段交通擁堵智能控制系統的傳感網絡結構模型。

（2） 上位機、下位機。上位機通信模型是實現控制系統與交通網絡控制中心數據傳輸和信息通信功能，控制系統通過有源RFID電子標簽發射交通信息和車流信息，通過應答器與上位機通信，采用GPRS SIM300轉換器接收下位機發出控制指令，實現上位機通信和下位機程序控制功能。

（3） 信號調理電路。信號調理電路是實現交通擁堵智能控制的信號集成處理和數據融合分析功能，RFID識別系統采用D/A轉換器進行數/模轉換，實現交通擁堵控制信號采集及信號處理。

（4） 交通調度控制執行器。交通調度控制執行器是控制系統的執行機構，用低功耗12位數/模轉換器實現串行數據輸入，上機位和下機位使用電纜盤進行連接，實現交通調度控制。

（5） 微機控制電路。微機控制電路是整個交通擁堵智能控制系統的控制中心，通過A/D轉換器和D/A轉換器產生的高頻高壓電流作為交通擁堵智能控制系統的復位脈沖，采用VME總線進行控制放大增益控制，根據控制信號的大小自動調整采樣頻率，實現對交通擁堵調度微機控制。

2 系統電路開發設計

在進行狹窄路段交通擁堵智能控制系統總體設計構架分析和功能模塊化設計基礎上，進行交通擁堵智能控制器硬件模塊化設計，各個功能模塊組件硬件電路設計描述具體如下：

（1） A/D模塊

A/D模塊采用ADI公司高速A/D芯片AD922作為外圍芯片，接口方式為串行，A/D芯片采樣時鐘頻率為12 MHz、電壓為3.2 V，選擇好合適輸出電平，據脈沖電流均值，控制A/D轉換器進行正常采樣，得交通擁堵智能控制系統A/D采樣電路，如圖2所示。

（2） 模擬信號預處理模塊

在輸出端采用VIX總線模塊技術進行接口設計，采用時鐘電路進行狹窄路段交通擁堵信息的傳感智能識別，模擬信號預處理的觸發總線由8條TTL觸發線和6條ECL觸發線構成，采用內核控制器進行狹窄路段交通擁堵控制信號的集成DSP控制，實現控制信號的放大濾波和檢波處理。模擬信號預處理模塊電路設計如圖3所示。

（3） 收發轉換模塊

收發轉換模塊有3個多通道緩沖串口McBSPs，用ADM706SAR構建復位電路，通過CPLD編程方法進行交通擁堵FPGA邏輯控制，收發轉換模塊電路設計如圖4所示。

（4） 功率放大模塊

功率放大模塊采用串行A/D，D/A設備進行狹窄路段交通擁堵控制信號的高頻放大、正交解調和混頻處理，放大信號經DMA 控制器直接發送數據延遲，實現與交通控制中心的數據傳輸通信，通過模塊化設計，在ARM Cortex?M3內核中進行控制系統嵌入式開發和電路集成設計。

3 實驗測試

為了測試設計基于FPGA的狹窄路段交通擁堵智能控制系統在改善狹窄路段交通擁堵狀態，實現交通智能調度中的應用性能，進行仿真實驗。系統測試的開發平臺是Visual DSP++ 4.5，采用NetLogo V4.1RC5仿真工具模擬交通運行狀態，設定系統的內核時鐘為600 MHz，鎖相環輸出頻率為600 MHz， 內核中斷時鐘為120 Hz。設定在狹窄路段交通擁堵級別為嚴重級別，車輛密度為每車道50輛/km以上，得到在輕度擁堵和嚴重擁堵下采用本文設計控制系統進行交通調度后擁堵程度對比如圖5所示。

分析得知，采用改進方法進行狹窄路段交通擁堵控制，能準確識別交通擁堵信息流，降低擁堵程度，車輛通行能力比傳統方法高出16%。

4 結 論

本文研究了交通擁堵的智能控制系統設計模型，提出基于FPGA的狹窄路段交通擁堵智能控制系統設計方案。采用嵌入式VXI總線模塊技術和DSP集成信號處理技術，結合GPS定位和無線網絡技術進行交通自組織網絡設計，在ARM Cortex?M3內核中進行控制系統的嵌入式開發，采用模塊化設計和集成電路設計相結合方法實現系統硬件開發。

參考文獻

[1] 趙荻，郎海濤，劉永信，等.基于實時路況的交通信號燈智能管控方法[J].計算機工程與設計，2015（3）：783?788.

[2] 游子毅，陳世國，王義.基于ε?支持向量回歸理論的區域交通信號智能控制[J].計算機應用，2015，35（5）：1361?1366.

[3] 周鵬.數據挖掘技術下的智能化車輛管理系統實現[J].現代電子技術，2016，39（16）：52?54.

[4] GOVONI M A， LI H， KOSINSKI J A. Range?Doppler resolution of the linear?FM noise radar waveform [J]. IEEE transactions on aerospace and electronic systems， 2013， 49（1）： 658?664.

[5] 尚曉麗，包向輝.基于反向最近鄰查詢的智能交通調度模型[J].科技通報，2015（6）：124?126.

[6] 姚慶華，和永軍，繆應鋒.面向綜合智能交通系統的多源異構數據集成框架研究[J].云南大學學報（自然科學版），2017（z1）：41?45.endprint