主從JK觸發器邏輯功能分析

大連計算機職業中專 梁 偉

主從JK觸發器邏輯功能分析

大連計算機職業中專 梁 偉

觸發器是一種最簡單的時序邏輯電路，在各類集成觸發器中，JK觸發器的邏輯功能最為齊全，通過proteus模擬軟件進行分析主從式結構JK觸發器邏輯功能，能夠直觀判斷JK 觸發器邏輯功能。

JK觸發器；模擬軟件

數字電路按邏輯功能的不同分為組合邏輯電路和時序邏輯電路，組合邏輯電路顯著特點沒有記憶功能。時序邏輯電路顯著特點有記憶功能，時序邏輯電路包含觸發器，觸發器具有記憶功能，能夠存儲一位二進制數字信號，是構成其它時序邏輯電路的基本邏輯單元，觸發器也是一種最簡單的時序邏輯電路。在各類集成觸發器中，JK觸發器的邏輯功能最為齊全。在實際應用中，它有很強的通用性，能靈活地轉換成D觸發器和T觸發器。

JK觸發器電路結構：

JK觸發器大多采用主從式結構，是一種功能較完善，應用很廣泛的雙穩態觸發器。如圖所示是一種典型結構的JK觸發器—主從型JK觸發器。它由兩個可控RS觸發器組成，分別稱為主觸發器和從觸發器，又加上兩條反饋線構成。增加兩條反饋線目的，是克服電路存在不定態的缺點。在主從R-S觸發器的基礎上引入兩根線，Q引入到門G8的輸入端，引入到門G7的輸入端，S換成J（，稱為置位端），R換成K（，稱為復位端）。 J和K是信號輸入端。主從JK觸發器只在CP時鐘脈沖的下降沿觸發翻轉。

下面通過proteus模擬軟件進行分析主從式結構JK觸發器邏輯功能：

2、當CP=1時，主觸發器的輸入門G7和G8打開，主觸發器接收信號，主觸發器根據輸入J、K的狀態觸發改變，并存儲在主觸發器中等待輸出；而對于從觸發器， CP=0，G5和G6被封鎖，其狀態不受主觸發器輸出的影響，所以從觸發器的狀態保持不變。

3、當CP=0時，主觸發器輸入門G7和G8 被封鎖，主觸發器的狀態保持不變。從觸發器輸出狀態與主觸發器的輸出狀態相同，即主從JK觸發器在CP=0期間狀態保持不變。

4、當CP從1變成0時，即主從觸發器是在CP↓下降沿到來時才使觸發器翻轉的。主觸發器的狀態傳送到從觸發器。下面分四種情況來分析主從JK觸發器的邏輯功能。

(1) J=0，K=0 ，當CP↓下降沿到來時，觸發器狀態保持，即Q n+1=Q n。

無論觸發器的現始狀態Q n= 0為0還是1，在CP=1期間，由于主觸發器的J=0，K=0，主觸發器的輸入門G7和G8 被封鎖，主觸發器的狀態保持不變。當CP下降沿到來時，從觸發器保持狀態不變，即Q n+1=Q n。

(2) J=0，K=1 ， 當CP↓下降沿到來時，觸發器置0，即Q n+1= 0。

若觸發器的現始狀態Q n=0，在CP=1期間，當J=0，K=l時，反饋線將Q n=0引到主觸發器的G8輸入端，主觸發器的輸入門G7和G8同時被封鎖，主觸發器的0態保持不變。當CP下降沿到來時，從觸發器保持0態不變。即Q n+1= 0。

若觸發器的現始狀態Q n=1，由于主觸發器的，根據可控RS觸發器功能，主觸發器置0。當CP下降沿到來時，從觸發器也翻轉成0態，即Q n+1= 0，且在CP=0期間狀態保持不變。

(3)J=1，K=0，當CP↓下降沿到來時，觸發器置1，即Q n+1=1

(4) J= l，K=1，當CP↓下降沿到來時，觸發器翻轉，即Q n+1=，具有計數功能。

設觸發器的現始狀態Qn=0，則=1，在CP=1期間，當J=l，K=l時，兩條反饋線將引到主觸發器的G7和G8輸入端，，根據可控RS觸發器功能，主觸發器置1。當CP下降沿到來時，從觸發器也翻轉成1態，原來的狀態0翻轉1，即Qn+1=。

表1

由以上分析，在J=K=1時，每輸入一個時鐘脈沖，觸發器翻轉一次。觸發器的這種工作狀態稱為計數狀態，由觸發器翻轉的次數可以計算出輸入時鐘脈沖的個數，即Qn+1=，具有計數功能。JK觸發器的邏輯功能表如表1所示。

JK觸發器具有置位、復位、保持（記憶）和計數（翻轉）功能；由于接收輸入信號的工作在CP↓下降沿前完成，在下降沿觸發翻轉，在下降沿后觸發器被封鎖，抗干擾性能好，工作速度快，在實際應用中，它有很強的通用性，能靈活地轉換其他類型的觸發器。

由JK觸發器變換得到T觸發器，令JK觸發器的輸入J=K=T，則由JK觸發器變換得到T觸發器。當T＝J=K=0時，CP↑脈沖上升沿到達時，觸發器輸出狀態保持；當T＝J=K=1時，CP↑脈沖上升沿到達時，觸發器發生計數（翻轉）。CP脈沖觸發變換：上升沿觸發 CP↑。

[1]閻石．數字電子技術基礎[M]．清華大學電子教研組．