一種高壓擺率低電壓CMOS AB類放大器的設計*

胡 榮， 何尚平， 羅小青(南昌大學 科學技術學院， 南昌 330029)

一種高壓擺率低電壓CMOS AB類放大器的設計*

胡 榮， 何尚平， 羅小青
(南昌大學 科學技術學院， 南昌 330029)

為了增加單位增益頻率與壓擺率，并能夠工作在低電源電壓下，同時降低偏置電流，提出了一種改進的基于0.18 μm CMOS工藝的AB類放大器，其采用多級放大器結構，第一級為具有電流鏡負載的NMOS差分對，第二反相級由共源放大器實現，第三極為AB類放大器，其能夠在±500 mV電源下工作.電路仿真結果顯示該放大器相位裕度為87°；總補償電容為5 pF，與傳統放大器相比減少了50%；單位增益頻率為21.17 MHz，比傳統放大器增大約10倍；壓擺率為7.5和8.57 V/μs，與傳統電路相比，分別增加了2.8倍和2.6倍.此外，與其他文獻相比，該放大器具有較大的單位增益帶寬和壓擺率以及較小的功耗.

模擬集成電路； CMOS AB類放大器； 轉換速率； 低電壓； 低功耗； 單位增益頻率； 相位裕度； 電阻負載

運算放大器的設計要在運放設計規范要求的基礎上，通過分析性能參數與晶體管幾何參數的關系，計算出各晶體管的寬長比，進而通過軟件仿真確定設計的可行性.目前，研究人員更喜歡最小晶體管尺寸和低電源電壓設計參數.單級放大器只能提供有限的增益，因此，為了實現高增益，研究人員通常會使用級聯放大器，其總增益是每級放大器增益的乘積.放大器的級數越多，其陷入自激的可能性越大(尤其是超過3級時).同時，級數多還會帶來噪聲大、頻響差等一系列問題，因此，目前較常見的多級放大器為兩級放大器.

兩級運算放大器主要用于需要寬輸出擺幅的低電壓應用中，其可分為兩種，一種是具有單端輸出的差分放大器，另一種是A類或AB類運算放大器.A類和AB類放大器具有相同的靜態電流和最小電源要求，但AB類運算放大器具有比A類運算放大器更大的相位裕度和更高的單位增益頻率.AB類放大器廣泛應用于一些如便攜式電子設備、音頻放大器、電機驅動器和LCD驅動器等.對于這些放大器，其產生的輸出電流遠大于輸出級的總偏置電流[1-2].運算放大器的基本功能是響應于輸入處的開關事件產生輸出的更新值，其中，采樣電容器從源極充電并放電到求和節點，最大容性負載、開環電壓增益、電源抑制比、裸片面積和功耗是重要的性能參數[3].

兩級CMOS運算放大器受到兩個基本性能限制，例如，頻率補償技術為有限范圍的電容性負載提供穩定操作，而電源抑制嚴重降低了開環極點頻率.為了消除兩級CMOS運算放大器中的電源抑制比問題，研究人員采用了級聯技術.在級聯技術中，放大器的頻率和電源抑制比得到較大的改善[4].研究人員用多級級聯電路代替了傳統的折疊共源共柵電路，以獲得高直流增益和低電源電壓下的寬電壓擺幅[5].

在沒有共源共柵(或三級)放大器技術的放大器中，其獲得的直流增益和低頻線性度較差.額外的增益級大幅改善了直流增益，通過使用附加的增益級能夠提高放大器的帶寬與增益，但其不限制最大輸出電流[6].每當第三級中的輸出負載電流較大時，四級AB類放大器需要大量的偏置電流，可以在第三級通過使用自適應偏置技術減少偏置電流[7-8]，并引入偏置線補償技術以增加帶寬和PSRR[9].在此技術中，隨著輸出電流的增加，放大器的總偏置電流也增加.

三級偽AB類放大器示意圖如圖1所示，它是一種高增益多級放大器，晶體管數量較少，偏置電路簡單，輸出擺幅較大，可在低電源電壓和電流下工作，但功耗較大.由于在輸出級由晶體管M9和M11形成電流鏡，其總偏置電流與放大器的輸出灌電流成比例增加.

真正的AB類放大器所具有的晶體管數量、偏置電路和最大輸出電流與偽AB類放大器類似，但真正的AB類放大器具有總偏置電流不隨輸出灌電流增加而增加的優點.本文提出了一種AB類放大器，其具有比偽AB類放大器更高的單位增益頻率與壓擺率，并能夠在低電源電壓下工作，同時偏置電流不隨著輸出灌電流增加而增加.

圖1 傳統偽AB類放大器電路示意圖Fig.1 Schematic diagram of traditional pseudoAB class amplifier circuit

1 傳統三級偽AB類和真AB類放大器

三級偽AB類放大器的第一級是差分放大器M1～M5，接下來的兩級是共源放大器，其中第一級共源放大器M6～M7具有負增益，第二級共源放大器M8～M11具有正增益.晶體管M10是PMOS晶體管，是反相共源放大器，產生從中間節點到最終輸出節點的前饋路徑，同時將產生用于放大器的推挽動作.放大器的最后一級M9～M11包括尺寸比為1∶k的NMOS電流鏡.由于M11是輸出晶體管，其可傳遞大灌電流，使得通過M9鏡像晶體管的電流相應變大.因此，當輸出為灌電流時，總偏置電流增加，導致效率損失，因此稱為偽AB類放大器[10].

圖2 傳統AB類放大器電路示意圖Fig.2 Schematic diagram of traditionalAB class amplifier circuit

2 改進的AB類放大器

(1)

式中：gm1和gm2為第一與第二級的跨導；gds2和gds4分別為晶體管M2和M4的漏源電導；gm8和gm9分別為晶體管M8和M9的跨導；rds6、rds7、rds8、rds9分別為M6、M7、M8、M9的漏源導通電阻.由于

(2)

(3)

圖3 改進的AB類放大器電路示意圖Fig.3 Schematic diagram of improved AB class amplifier circuit

電路中晶體管M10和M11，以及M12和M13相匹配，由此可得

VGG=VGS10+VGS11=

Vtn+|Vtp|+

(4)

Vtn+|Vtp|+

(5)

(6)

若V1=0，V2≠0，輸出電壓為

(7)

若V1≠0，V2=0，輸出電壓為

(8)

式中：gm14、gm15分別為M14、M15的跨導；rds14、rds15分別為M14、M15的漏源導通電阻.

第二級的輸出，即共源放大器的輸出被提供給AB類放大器的下一級.PMOS晶體管M14提供從節點V1到輸出節點的前饋路徑.晶體管M14在正循環中導通，M15在負循環中導通.本文所提出的AB類放大器具有總偏置電流不隨輸出灌電流增加而增加的優點.

3 模擬結果

表1 AB類放大器晶體管寬長比Tab.1 Aspect ratio of AB class amplifier transistor

圖4 瞬態仿真圖Fig.4 Transient simulation diagram

對所提出的開環配置中AB類放大器的交流分析進行仿真，以找出增益裕度、相位裕度和帶寬.圖5為電容負載為1 pF，電阻負載分別為10、100、500 kΩ的三種不同組合下的幅度與相位的交流仿真圖.由圖5a可知，當電阻負載為10 kΩ時其帶寬增加，此時直流增益為40.74 dB，單位增益頻率為21.17 MHz，而圖1、2中放大器的單位增益頻率為2.4和4.9 MHz，故本文所提出的放大器具有比傳統電路更高的單位增益頻率.

圖5 交流仿真圖Fig.5 AC simulation diagram

圖7為本文提出的AB類放大器的直流仿真圖，其中，斜線為偏置電壓，曲線為輸出電壓.由圖7可知，當輸出電壓最高時，此時偏置電壓約為500 mV，偏置電壓極低，從而降低電路的功耗.

表2為本文提出的AB類放大器以及其他文獻中提到的AB類放大器部分參數對比.由表2可以看到，在保證直流增益的情況下，本文提出的放大器能夠有效地增大單位增益頻率以及壓擺率.

圖6 壓擺率仿真圖Fig.6 Slew rate simulation diagram

圖7 直流仿真圖Fig.7 DC simulation diagram

4 結 論

表2 改進的AB類放大器仿真結果Tab.2 Simulation results of improved AB class amplifier

[1] Hamzah M H，Jambek A B，Hashim U.Design and analysis of a two-stage CMOS op-amp using Silterra’s 0.13 μm technology [C]//IEEE Symposium on Computer Applications and Industrial Electronics.Penang，Malaysia，2015：55-59.

[2] Qureshi S，Rawat P.A rail-to-rail class AB amplifier design with an offset cancellation for LCD source drivers [C]//2016 IEEE Students’ Conference on Electrical，Electronics and Computer Science.Bhopal，India，2016：1-4.

[3] Magnelli L，Amoroso F A，Crupi F.Design of a 75-nW，0.5-V subthreshold complementary metal-oxide-semiconductor operational amplifier [J].International Journal of Circuit Theory and Applications，2014，42(9)：967-977.

[4] Ahuja B K.An improved frequency compensation technique for CMOS operational amplifiers [J].IEEE Journal of Solid-State Circuits，2003，18(6)：629-633.

[5] Yadav A.A review paper on design and synthesis of two-stage cmos OpAmp [J].International Journal of Advances in Engineering and Technology，2012，34(22)：2073-2074.

[6] Golabi S，Yavari M.A three-stage class AB operational amplifier with enhanced slew rate for switched-capacitor circuits [J].Analog Integrated Circuits and Signal Processing，2015，83(1)：111-118.

[7] Cabrera B E，Pennisi S，Grasso A D.0.7-V three-stage class-AB CMOS operational transconductance amplifier [J].IEEE Transactions on Circuits & Systems I Regular Papers，2016，63(11)：1807-1815.

[8] Rashid M W，Garimella A，Furth P M.Adaptive biasing technique to convert pseudo-class AB amplifier to class AB [J].Electronics Letters，2010，46(12)：820-822.

[9] Surkanti P R，Furth P M.Bias-line compensation for multi-stage amplifiers [J].Midwest Symposium on Circuits & Systems，2011，30(4)：1-4.

[10]Gupta P，Khandelwal S，Akashe S.An ultra-low-power low-voltage two stage CMOS operational amplifier in 45 nm technology [J].Journal of Nanoelectronics and Optoelectronics，2015，10(3)：327-332.

[11]Surkanti P R，Furth P M.Converting a three-stage pseudo class-AB amplifier to a true-class-AB amplifier [J].IEEE Transactions on Circuits and Systems II Express Briefs，2012，59(4)：229-233.

[12]Ramirez A J，Carvajal R G，Galan J A，et al.A free but efficient low-voltage class-AB two-stage operational amplifier [J].IEEE Transactions on Circuits and Systems II Expressed Briefs，2006，53(7)：568-571.

[13]Valero M R，Celma S，Medrano N，et al.An ultra low-power low-voltage class AB CMOS fully differential OpAmp [C]//IEEE International Symposium on Circuits and Systems.Seoul，South Korea，2012：1967-1970.

[14]Sutula S，Dei M，Teres L，et al.Class-AB single-stage OpAmp for low-power switched-capacitor circuits [C]//IEEE International Symposium on Circuits and Systems.Lisbon，Portugal，2015：2081-2084.

DesignofCMOSABclassamplifierwithhighslewrateandlowvoltage

HU Rong, HE Shang-ping, LUO Xiao-qing
(School of Science and Technology, Nanchang University, Nanchang 330029, China)

In order to increase the unity gain frequency and slew rate and work under low supply voltage while reducing the bias current, an improved AB class amplifier based on 0.18 μm CMOS process was designed. A multi-stage amplifier structure was adopted in the designed amplifier. The first stage was a NMOS differential pair with a current mirror load, the second inversion stage was realized by a common source amplifier, and the third stage was an AB class amplifier. The AB class amplifier could operate at ±500 mV. The circuit simulation results show that the present amplifier has a phase margin of 87°, and the total compensation capacitance is 5 pF, which reduces by 50% compared with the conventional amplifiers. The unity gain frequency is 21.17 MHz, which is about 10 times greater than that of conventional amplifiers. The slew rate is 7.5 and 8.57 V/μs, which increases about 2.8 and 2.6 times as that of conventional amplifiers, respectively. In addition, compared with those from other literatures, the present amplifier has a larger unity gain bandwidth and slew rate as well as smaller power consumption.

analog integrated circuit; CMOS AB class amplifier; conversion rate; low voltage; low power consumption; unity gain frequency; phase margin; resistive load

2017-01-11.

江西省教育廳科學技術研究項目(151503，151496).

胡 榮(1986-)，女，江西九江人，講師，碩士，主要從事電子與通信工程等方面的研究.

* 本文已于2017-10-25 21∶13在中國知網優先數字出版. 網絡出版地址： http：∥www.cnki.net/kcms/detail/21.1189.T.20171025.2113.062.html

10.7688/j.issn.1000-1646.2017.06.15

TN 432

A

1000-1646(2017)06-0680-06

(責任編輯：鐘 媛 英文審校：尹淑英)