基于多鐵納磁體的擇多邏輯門三維磁化動態特性研究?

危波 蔡理 楊曉闊 李成

(空軍工程大學理學院,西安 710051)

基于多鐵納磁體的擇多邏輯門三維磁化動態特性研究?

危波 蔡理?楊曉闊 李成

(空軍工程大學理學院,西安 710051)

(2017年5月27日收到;2017年7月25日收到修改稿)

多鐵納磁體,擇多邏輯門,應變時鐘,磁化動態

1 引 言

隨著互補金屬氧化物半導體(CMOS)器件尺寸已經接近摩爾定律所描述的物理極限,傳統CMOS技術面臨著尺寸縮小帶來的功耗、量子效應和散熱等嚴重問題,因而越來越多的科研人員開始研究基于新技術的納米器件[1?5].利用磁性材料沉積成一定形狀的納米薄膜可以制備納磁邏輯器件(nanomagnet logic device,NMLD),NMLD具有天然非易失性、抗輻射和低功耗等優點,是“后CMOS時代”具有廣泛影響的技術發現之一,這些特性使其在臨近空間電子系統、存儲器等方面具有廣闊的應用前景[6,7].NMLD依靠磁體間的偶極子耦合作用進行邏輯傳遞,為了完成一次可靠的操作,通常需要施加一外部信號(電壓或電流)將目標納磁體預置到空態,以確保耦合作用能有效翻轉目標納磁體,這個外部信號就是NMLD的時鐘[8,9].傳統的時鐘方案包括利用通電導線產生全局磁場[10,11],以及基于自旋轉移扭矩形成時鐘場[12,13]等.雖然納磁體本身功耗極低,但全局磁場及自旋轉移扭矩的產生均需要大電流,產生大電流的外部電路不可避免地存在大量的能量損失,因而它們并不是理想的時鐘方案.最近,Atulasimha等[14]提出了一種基于多鐵納磁體的磁邏輯應變時鐘,表現出了更加優越的性能(如工作頻率為1 GHz時,自旋轉移扭矩時鐘能量損失為108kBT,而應變時鐘功耗僅為200kBT).多鐵納磁體邏輯器件由壓電層和磁致伸縮層構成,其結構如圖1(a)所示,通過給壓電層施加一微小電壓,產生的應力通過壓電層和磁層之間的磁彈耦合,能夠使磁層的磁化翻轉接近90°[8],該現象(尺寸為幾十納米的多鐵納磁體)已得到了實驗驗證[15,16].同時,應變時鐘還可以對單個多鐵納磁體的磁化翻轉進行控制,這也克服了傳統時鐘的磁場局域化難題.

圖1 (網刊彩色)NMLD (a)多鐵納磁體;(b)邏輯態Fig.1.(color online)NMLD:(a)Multiferroic nanomagnet;(b)logic states.

拉長的納磁體具有明顯的形狀各向異性,可以用來表征二值信息,如圖1(b)所示.拉長納磁體長軸(易磁化軸)表征邏輯態“0”或“1”,而短軸(難磁化軸)則表征邏輯“空”.通過納磁體不同的排列方式,可以實現邏輯信息在納磁體器件中的定向傳遞,如鐵磁耦合互連線[6]、反鐵磁耦合互連線[14]、擇多邏輯門[17]等.文獻[17]建立了基于多鐵邏輯的擇多邏輯門二維模型,該研究僅考慮了納磁體的面內磁化,忽略了面外磁化對擇多邏輯門磁化翻轉的影響,因而所獲磁化動態及轉換特性是不準確的.實際上,面外磁化在納磁體磁化動態翻轉中起著關鍵作用,納磁體的磁化翻轉是面內磁化和面外磁化共同作用的結果.本文對多鐵擇多邏輯門的轉換特性進行了深入研究,建立了擇多邏輯門的三維磁化動態模型,并對擇多邏輯門的擇多計算功能進行了仿真,進一步分析了應變時鐘的工作機制,找到了如何有效控制擇多邏輯門正確工作的一些準則.

2 多鐵擇多邏輯門三維磁化動態模型

CMOS技術中的基本電路是反相器,而NMLD技術的基本電路卻是擇多邏輯門[18].在NMLD技術中,擇多邏輯門由五個納磁體組成,其結構如圖2(a)所示,I1,I2,I3為輸入納磁體;C為中心納磁體(完成擇多計算);O為輸出納磁體.由納磁體構成的擇多邏輯門邏輯功能函數為

從(1)式可以獲得該擇多邏輯門工作的真值表,如表1所列.

從表1可以看出,該擇多邏輯門真值表與常規擇多邏輯門真值表的差別在于本文擇多邏輯門模型是從中擇多輸出,而常規擇多邏輯門則是從I1,I2,I3中擇多輸出.造成該差別的原因是本文擇多邏輯門I1和C二者是反鐵磁耦合,磁化反平行排列,C接受到的邏輯實際為兩類擇多邏輯門本質上沒有區別,在I1和C之間增加一個納磁體,就可以實現常規擇多邏輯門計算功能.

圖2 (網刊彩色)納磁體邏輯門 (a)擇多邏輯門;(b)坐標軸分配Fig.2.(color online)Nanomagnet logic gate:(a)Majority gate;(b)axis assignment.

表1 擇多邏輯門真值表Table 1.The truth table of Majority gate.

假設納磁體磁化的極角(面外)和方位角(面內)分別是θ和φ,在y-x平面內,y軸指向納磁體易磁化軸,x軸指向納磁體難磁化軸,而z軸反映了納磁體厚度,坐標分配以及極角和方位角定義如圖2(b)所示.因而,邏輯“0”表示φ=?90°,邏輯“1”表示φ=90°,邏輯“空”表示φ=0°.

鐵磁耦合[6]和反鐵磁耦合[14]分別在C上產生的偶極子耦合能為

(2)和(3)式中μ0是真空磁導率,MS是飽和磁矩,V是納磁體體積,R是相鄰納磁體中心間距.基于(2)和(3)式,推導出C上總的偶極子耦合能為其中分別為

而任一納磁體形狀各向異性能Eshape_anisotropy為[19]

Nd_xx,Nd_yy和Nd_zz分別是沿著三個坐標軸的退磁系數.假設磁層是橢圓形薄膜,橢圓的長軸和短軸分別為a,b,薄膜厚度為t,則退磁系數計算如下[19]:

納磁體在應力/電壓作用下產生的應力各向異性能Estress_anisotropy為[14]

其中3λs/2為飽和磁致伸縮,σ為施加的應力值.因此,任一單疇納磁體的總能量E可以表示為多鐵納磁體邏輯器件的磁化動態可以用Landau-Lifshitz-Gilbert(LLG)方程描述如下[20](阻尼系數α≤1):

其中M是多鐵納磁體的磁矩矢量,α是阻尼系數,γ是回磁比.Heff是任一納磁體上的有效場,該有效場作用在納磁體上產生了磁矩(M×Heff),使得納磁體的磁化發生翻轉,其表達式為[20]

Hdipole,Hshape,Hstress分別為偶極子耦合能、形狀各向異性能、應力各向異性能產生的有效場分量.外界隨機性熱漲落的影響可以通過一個隨機熱場h(t)來描述,hi(t)是熱場沿著坐標軸的分量,可以寫為[21]

其中k是玻爾茲曼常數,T是當前室溫,1/Δt是熱噪聲的振蕩頻率,G(0,1)(t)表示均值為0,方差為1的高斯分布函數.基于(11)和(12)式,推導出有效場沿著各個坐標軸的分量分別如下:

將磁矩矢量M對飽和磁矩MS歸一化處理:

mx,my,mz是歸一化磁矩矢量m沿坐標系的三個分量,可用參數方程表示如下:

將(15)式代入(10)式,化簡LLG方程得到兩個聯立的微分方程,可以確定任一納磁體的極角θ和方位角φ的動態變化:

將(13)式代入(16)式,推導得到多鐵納磁體擇多邏輯門三維磁化動態模型,可求解多鐵擇多邏輯門輸出納磁體及中心納磁體的磁化動態.通過改變相關參數,觀察這些參數對擇多邏輯門計算功能及動態特性的影響.

3 多鐵納磁體擇多邏輯門的磁化動態模擬

3.1 接受新輸入的擇多計算功能仿真

采用四階龍格-庫塔方法對(16)式進行數值求解,可以求出任一納磁體(除輸入外)任意時刻的極角和方位角數值.壓電層材料為PMN-PT,磁層材料為Terfenol-D.磁層各參數如表2所列.

表2 磁層材料Terfenol-D參數Table 2. The parameters of magnetic material Terfenol-D.

仿真中用到的其他參數:R=200 nm,壓電層厚度tp=40 nm.上述參數的選擇可以確保納磁體在邏輯態和空態之間的形狀各向異性能勢壘為0.8 eV,這足以抵抗外界隨機熱漲落引起的自發磁化翻轉.同時,偶極子耦合能為0.26 eV,這也防止納磁體磁化在未施加應力時發生自發翻轉.納磁體尺寸可以進一步縮小,但要確保納磁體邏輯態和空態之間的形狀各向異性能勢壘能夠抵抗外界熱噪聲的影響,同時相鄰納磁體之間的耦合作用不足以使納磁體磁化發生翻轉.仿真過程采用的是流水線式班尼特時鐘[8],I1,I2,I3的初始態為“000”,C和O的初始態為“11”.為了觀察擇多邏輯門的動態翻轉,給C施加30 MPa的應力(相當于給圖1(a)加150 mV的電壓),直到0.386 ns后撤去該應力;0.02 ns后給O施加30 MPa的應力,直到0.6 ns后撤去該應力,觀察擇多邏輯門C和O的終態.當I1,I2,I3接受到新的邏輯信息,輸入組合依次變為邏輯“001”和“101”,對C和O施加上述應變時鐘,觀察所建擇多邏輯門三維磁化動態模型能否實現正確的擇多計算功能.重點觀察C的磁化翻轉情況,因為C用于接受輸入,完成擇多計算.根據表1,當輸入為“000”時,C的磁化應為邏輯“0”;當輸入為“001”時,C的磁化應為邏輯“1”;當輸入為“101”時,C的磁化應為邏輯“0”(從文獻[22]中可知,由于隨機熱漲落的影響,磁化和易磁化軸之間存在5°的偏差,因而邏輯“0”實際表示φ=?85°,而邏輯“1”實際表示φ=85°. 特別地,極化角θ=89.9°).擇多邏輯門接受新輸入仿真結果如圖3所示.

圖3 (網刊彩色)擇多邏輯門仿真結果 (a)初始輸入“000”;(b)輸入變化為“001”;(c)輸入變化為“101”Fig.3.(color online)Simulation results of magnetization dynamics of Majority gate:(a)Initial input “000”(b)“001” then;(c)“101” then.

從圖3(a)可見,I1,I2,I3初始態是“000”,施加應變時鐘后,C的磁化在應力的作用下翻轉到了邏輯“空”,當應力撤去以后,C在I1,I2,I3的偶極子耦合作用下,正確地翻轉到邏輯“0”.之后I3接受到新的輸入,從邏輯“0”翻轉到邏輯“1”,擇多邏輯門的磁化翻轉如圖3(b)所示,此時I1,I2,I3的狀態為“001”,而C的初始態為邏輯“0”,施加上述應變時鐘后,C從邏輯“0”正確地翻轉到了邏輯“1”.從圖3(b)也可以看出來,雖然沒有對I1,I2,I3施加應變時鐘,但是納磁體之間的偶極子耦合能產生的Hdipole以及形狀各向異性能產生的Hshape,使得I1,I2,I3的磁化在面內以及面外都會發生一定角度的偏轉,并隨著C的穩定而穩定下來.為了直觀地看出這一過程,圖4給出了I1磁化翻轉的三維軌跡,I1產生了面內和面外的磁化偏轉,由于形狀各向異性能較高,偶極子作用誘導的自發翻轉被抑制,因而納磁體磁化回到初始狀態,產生如圖4的磁化動態變化,I2,I3與I1情況類似.C在鐵磁和反鐵磁耦合作用的疊加下,其磁化從邏輯“0”正確地翻轉到邏輯“1”(φC=83.8°). 如圖5所示,C的磁化翻轉是面外磁化和面內磁化相互競爭的結果,施加應力以后,面外各向異性較大,在磁化翻轉過程中,面外磁化占優,因而存在較大的面外極化角(θC的變化范圍為84.1°—103.3°). 隨著應力的持續作用,磁化逐漸翻轉到邏輯“空”,此時,沿著難磁化軸的面內各向異性占優,而面外各向異性較弱,存在輕微的面外磁化(θC的變化范圍為88.7°—93.9°).應力撤去以后,沿面內易磁化軸的各向異性占優,而面外各向異性幾乎為0,面外極角較為穩定(約90.13°),磁化逐漸翻轉到邏輯“1”.圖5(c)給出了C磁化翻轉的三維曲線,該曲線詳細描述了C復雜的磁化動態.

圖4 (網刊彩色)輸入納磁體I1磁化翻轉的三維圖像Fig.4.(color online)Three-dimensional plot of magnetization dynamics of the input nanomagnet I1.

O在與C的反鐵磁耦合作用下,從邏輯“1”正確地翻轉到邏輯“0”(φO=?84.9°). 當擇多邏輯門的輸入I1再次接受到新的邏輯輸入,從邏輯“0”翻轉到邏輯“1”,此時輸入I1,I2,I3的狀態變為“101”,C的初始態為邏輯“1”,施加上述應變時鐘后,C的磁化從邏輯“1”正確地翻轉到了邏輯“0”,如圖3(c)所示.從這個仿真可以看出,當輸入I1,I2,I3的邏輯態從“000”變化到“001”再到“101”,相應地,C的磁化從邏輯“0”翻轉到邏輯“1”再翻轉到邏輯“0”,仿真結果與表1是相符的.這表明在合適的應變時鐘下,建立的擇多邏輯門三維磁化動態模型實現了正確的擇多計算功能,當輸入發生變化時,也能正常工作.由納磁體構成的該擇多邏輯門從理論上是可以實現的.

圖5 (網刊彩色)擇多邏輯門中心納磁體C磁化動態(a)極角;(b)方位角;(c)三維軌跡Fig.5.(color online)Magnetization dynamics of the cental nanomagnet C of Majority gate:(a)Polar angle(b)azimuthal angle;(c)three-dimensional trajectory.

3.2 應變時鐘影響擇多邏輯門擇多計算功能

為了探究應變時鐘對擇多邏輯門計算功能的影響,改變作用于O上應力的持續時間,觀察擇多邏輯門的磁化動態特性,這里仿真輸入為“111”時的動態特性,其他輸入組合可以類比仿真.開始給C施加30 MPa的應力,直到0.386 ns后撤去應力;0.02 ns以后給O施加30 MPa的應力,分別仿真0.386,0.4,0.46,0.5,0.6,0.9,1.3,1.9 ns后撤去O上的應力,擇多邏輯門的工作情況.此時,作用于C和O上應力撤去的間隔分別為0,0.014,0.074,0.114,0.214,0.514,0.914,1.514 ns.仿真結果見表3.

表3 不同應變時鐘下擇多邏輯門動態仿真結果Table 3.The simulation results of Majority gate under different strain clock.

從表3可以看出,過早撤去O上的應力(應力撤去間隔小于0.1 ns),擇多邏輯門計算功能出現錯誤(計算完成時間為0 ns).這是因為,O需要根據C的邏輯態確定正確的翻轉方向,由于兩者是反鐵磁耦合,當C的磁化翻轉為邏輯“1”時,O的磁化應當翻轉為邏輯“0”.提前撤去應力,C沒有及時翻轉到預期的邏輯態,二者的耦合作用不足以使O的磁化實現正確的翻轉.這個仿真結果表明,應力撤去間隔小于0.1 ns會降低擇多邏輯門工作的正確率,而應力撤去間隔大于0.2 ns則會降低擇多邏輯門的工作頻率,所以當輸入為“111”時,最優應力撤去間隔為0.1—0.2 ns.由于不同輸入下C和O的磁化運動曲線不同,為了找到擇多邏輯門工作的最優應力撤去間隔,圖6給出了所有輸入下擇多邏輯門完成計算時間的仿真結果.

圖6中計算完成時間為0 ns表示擇多邏輯門計算失敗,從圖中可以看出,當應力撤去間隔小于0.1 ns時,擇多邏輯門出現計算錯誤;當應力撤去間隔大于0.2 ns時,計算完成時間明顯上升.雖然在不同輸入條件下,擇多邏輯門工作的最優撤去間隔有差異,但是對于擇多邏輯門而言,需要確保8種輸入下的計算正確率和工作頻率,因此最優撤去時間間隔仍為0.1—0.2 ns.

圖7表示輸入為“111”,應力撤去間隔為0.014 ns時,O的磁化翻轉情況.從圖7可以清楚地看出來,O的磁化從邏輯“1”翻轉到邏輯“空”,最后翻轉失敗又回到邏輯“1”的整個過程.

圖6 (網刊彩色)擇多邏輯門不同輸入下計算完成時間仿真結果Fig.6.(color online)The simulation results of computing time of majority gate under different inputs.

圖7 (網刊彩色)擇多邏輯門輸出納磁體O磁化翻轉的三維圖像Fig.7.(color online)Three-dimensional plot of magnetization dynamics of the output nanomagnet O of majority gate.

4 結 論

本文建立了多鐵擇多邏輯門三維磁化動態模型,利用數值計算方法對擇多邏輯門磁化翻轉動態過程進行了深入的模擬研究,并對試驗結果進行了理論分析.研究重點關注擇多邏輯門接受新輸入后的動態特性,同時對應力持續時間產生的影響進行了探索.研究結果表明:建立的三維磁化動態模型準確地描述了擇多邏輯門的動態特性,在合適的應變時鐘(30 MPa)下,擇多邏輯門能夠接受新邏輯完成擇多計算功能;當應力撤去間隔小于0.1 ns時,擇多邏輯門會出現錯誤的工作狀態,這是因為提前撤去應力,納磁體之間的耦合作用還不足以克服形狀各向異性能,因而容易出現錯誤;當應力撤去間隔大于0.2 ns,擇多邏輯門的工作頻率會下降,這是因為擇多邏輯門一直處于邏輯“空”,沒有進行擇多計算.輸出納磁體上應力撤去時機應為中心納磁體時鐘撤去后0.1—0.2 ns之間,這樣可確保擇多邏輯門正確轉換概率及工作頻率.

[1]Cowburn R P,Welland M E 2000Science287 1466

[2]Csaba G,Imre A,Bernstein G H,Porod W,Metlushko V 2002IEEE Trans.Nanotechnol.1 209

[3]Vacca M,Graziano M,Crescenzo L D,Chiolerio A,Lamberti A,Balma D,Canavese C,Celegato F,Enrico E,Tiberto P,Boarino L,Zamboni M 2014IEEE Trans.Nanotechnol.13 963

[4]Imre A,Csaba G,Ji L,Orlov A,Bernstein G H,Porod W 2006Science311 205

[5]Niemier M T,Bernstein G H,Dingler A,Hu X S,Kurtz S,Liu S,Nahas J,Porod W,Siddiq M,Varga E 2011J.Phys.:Condens.Matter23 493202

[6]Yang X K,Zhang B,Cui H Q,Li W W,Wang S 2016Acta Phys.Sin.65 237502(in Chinese)[楊曉闊,張斌,崔煥卿,李偉偉,王森2016物理學報65 237502]

[7]Tiercelin N,Dusch Y,Klimov A,Giordano S,Preobrazhensky V,Pernod P 2011Appl.Phys.Lett.99 192507

[8]Atulasimha J,Bandyopadhyay S 2010Appl.Phys.Lett.97 173105

[9]Zhang N,Zhang B,Yang M Y,Cai K M,Sheng Y,Li Y C,Deng Y C,Wang K Y 2017Acta Phys.Sin.66 027501(in Chinese)[張楠,張保,楊美音,蔡凱明,盛宇,李予才,鄧永城,王開友2017物理學報66 027501]

[10]Alam M T,Kurtz S J,Siddiq M A J,Niemier M T,Bernstein G H,Hu X S,Porod W 2012IEEE Trans.Nanotechnol.11 273

[11]Zhang M L,Cai L,Yang X K,Qing T,Liu X Q,Feng C W,Wang S 2014Acta Phys.Sin.63 227503(in Chinese)[張明亮,蔡理,楊曉闊,秦濤,劉小強,馮朝文,王森2014物理學報63 227503]

[12]Bhowmik D,You L,Salahuddin S 2014Nat.Nanotechnol.9 59

[13]Ralph D C,Stiles M D 2008J.Magn.Magn.Mater.320 1190

[14]Fashami M S,Roy K,Atulasimha J,Bandyopadhyay S 2011Nanotechnology22 155201

[15]Souza N D,Fashami M S,Bandyopadhyay S,Atulasimha J 2016Nano Lett.16 1609

[16]Biswas A K,Ahmad H,Atulasimha J,Bandyopadhyay S 2017Nano Lett.17 3478

[17]Yilmaz Y,Mazumder P 2013IEEE Trans.VLSI Syst.21 1181

[18]Yang X K,Cai L,Kang Q,Bai P,Zhao X H,Feng C W,Zhang L S 2011Acta Phys.Sin.60 098503(in Chinese)[楊曉闊,蔡理,康強,柏鵬,趙曉輝,馮朝文,張立森2011物理學報60 098503]

[19]Chikazumi S 1964Physics of Magnetism(New York:Wiley)p25

[20]Fidler J,Schre flT 2000J.Phys.D:Appl.Phys.33 R135

[21]Brown W F 1963Phys.Rev.130 1677

[22]Fashami M S,Roy K,Atulasimha J,Bandyopadyay S 2011Nanotechnology22 309501

PACS:75.78.—n,85.70.Kh,85.80.Jm DOI:10.7498/aps.66.217501

*Project supported by the National Natural Science Foundation of China(Grant No.11405270)and the Scienti fi c Research Foundation for Postdoctor of Air Force Engineering University,China(Grant Nos.2015BSKYQD03,2016KYMZ06).

?Corresponding author.E-mail:qianglicai@163.com

Three-dimensional magnetization dynamics in majority gate studied by using multiferroic nanomagnet?

Wei Bo Cai Li?Yang Xiao-Kuo Li Cheng

(Science College,Air Force Engineering University,Xi’an 710051,China)

d 27 May 2017;revised manuscript

25 July 2017)

The scaling of traditional complementary metal oxide semiconductor(CMOS)device is reaching its physical limit,and alternative emerging devices are being explored as possible CMOS substitutes.One of the most promising device technologies is nano-magnetic logic(NML),which is an energy-efficient computing paradigm.The inherent nonvolatility and low energy consumption make NML device possess wide application perspectives.The basic element of multiferroic NML is a sub-100 nm sized single domain magnet.Generally,thex-yplane determines the in-plane dimension,while thezdirection indicates the thickness of nanomagnet.Classical binary logic states “0”and “1”are encoded in two stable magnetization orientations along the easy axis(major axis)of the elliptical nanomagnet,while the hard axis(minor axis)refers to “null”logic.In order to propagate logic bits between the neighbor nanomagnets,one requires a clock that periodically fl ips every magnet’s magnetization along the hard axis simultaneously,and the dipole-dipole interaction between the neighbors will force the magnet into the correct orientation along the easy axis,and thus the logic bit propagates unidirectionally.In multiferroic NML,the majority gate is a basic element of nanomagnet logcal circuit.In this paper,the three-dimensional switching dynamic model of a multiferroic nanomagnetic majority gate is established,and its magnetization dynamics is simulated by solving the Landau-Lifshitz-Gilbert equation with considering the thermal fl uctuation effects.The majority gate is implemented with dipole-coupled two-phase(magnetostrictive/piezoelectric)multiferroic elements and is simulated by using different strain clocks and changing the input.It is found that the majority gate works efficiently and correctly when receiving new input.It is also found that the optimal time interval of stress releasing between central nanomagnet and output nanomagnet is 0.1–0.2 ns.Removing stress earlier will reduce the success rate of the majority gate operation while the work frequency increases.The reason behind the phenomenon may be that removing stress earlier results in weak dipole-coupled interaction,which cannot overcome the shape anisotropy.These findings are bene fi cial to the design of multiferroic logic circuit.

multiferroic nanomagnet,majority gate,strain clock,magnetization dynamics

建立了多鐵納磁體擇多邏輯門的三維磁化動態模型,并施加應變時鐘(應力或電壓)對多鐵擇多邏輯門的擇多計算功能進行了動態仿真,同時分析了應變時鐘工作機制以及它與擇多邏輯門可靠轉換之間的關系.仿真結果表明所建三維動態模型準確地描述了擇多邏輯門的工作機制,在30 MPa應力作用下,擇多邏輯門接受新輸入實現了正確的擇多計算功能.研究還發現對中心納磁體和輸出納磁體依次撤去應變時鐘時,提前撤去輸出納磁體上的應力會降低擇多邏輯門的正確計算概率,而延遲撤去輸出納磁體上的應力會降低擇多邏輯門的工作頻率.研究結果深化了人們對多鐵擇多邏輯門動態特性的認識,可為多鐵邏輯電路的設計提供重要指導.

10.7498/aps.66.217501

?國家自然科學基金(批準號:11405270)和空軍工程大學理學院博士后科研啟動基金(批準號:2015BSKYQD03,2016KYMZ06)資助的課題.

?通信作者.E-mail:qianglicai@163.com

?2017中國物理學會Chinese Physical Society