基于CPLD與DSP的數(shù)字式電抗器的設計

王衛(wèi)兵 徐倩 張慧峰

摘要：為了更為準確可行地根據(jù)系統(tǒng)內無功狀態(tài)進行抵消電力線電容效應，設計了一種可以根據(jù)系統(tǒng)實時運行狀態(tài)平滑輸出所需感性無功的數(shù)字式電抗器。該數(shù)字電抗器通過控制二次側逆變器來改變本身電感線圈的感性電流以盡量抵消接地電容電流，從而達到動態(tài)無功補償?shù)哪康摹Ｖ鰿PU選用DSP，并與CPLD、A/D相配合從而產(chǎn)生PWM以控制后續(xù)逆變電路。通過仿真和實驗證明，設計的數(shù)字式電抗器具有結構簡單、響應速度快、無級可調并且電感調節(jié)范圍大等優(yōu)點，達到了調節(jié)電力線無功平衡的作用。

關鍵詞：數(shù)字電抗器；PWM控制技術；CPLD邏輯器件；DSP處理器

DOI：1015938/jjhust201705011

中圖分類號： TP3021

文獻標志碼： A

文章編號： 1007-2683（2017）05-0058-07

The Design of Digital Reactor Based on CPLD and DSP

WANG Weibing1，XU Qian2，ZHANG Huifeng1

（1School of Computer Science and Technology，Harbin University of Science and Technology， Harbin 150080， China；

2Distribution Operating Inspection Office，Harbin Branch of Heilongjiang Power，State Grid Corporation of China， Harbin 150016， China）

Abstract：In order to counteract the transmission line capacitance effect relatively accurate based on the reactive power state of the system， this paper designs a kind of parallel digital reactor which can output the required perceptual reactive power smoothly according to the power system realtime reactive state This digital reactor changes the inductive current which flows through the reactors inductance coil by controlling secondary side voltage inverter to offset the grounding capacitive current DSP is used as CPU which is cooperated with CPLD and ADC to control the inverter output PWM The experimental results show that digital reactor that has the advantages of simple configuration， rapid response and wide range continuously of inductance change to reached well to adjust the action of making power penetration line reactive power balance

Keywords：digital reactor； PWM control technology； CPLD device； DSP

收稿日期： 2016-01-07

基金項目： 國家自然科學基金（61305001）

作者簡介：

徐倩（1969—），女，高級工程師；

張慧峰（1989—），男，碩士研究生

通信作者：

王衛(wèi)兵（1964—），男，教授，Email：wangweibing163@163.com.

0引言

在電力系統(tǒng)中，由電力線電容效應引起的較大對地電容電流會使電力系統(tǒng)在運行過程中出現(xiàn)長距離空載線路的空載末端電壓超出額定電壓、空載切除電路引起操作過電壓等弊端。在電力系統(tǒng)中一般采用電抗器來抵消電力線上的電容效應從而改善電能質量。在實際應用中，由于系統(tǒng)負載及天氣的影響，系統(tǒng)本身的無功容量會發(fā)生變化。隨著我國電力事業(yè)的飛速發(fā)展，一種可以根據(jù)系統(tǒng)參數(shù)變化和設計需要人為改變其本身感性參數(shù)的可控式電抗器的出現(xiàn)對電力系統(tǒng)發(fā)展至關重要。

目前，按照調節(jié)方式，可控式電抗器主要分為傳統(tǒng)機械式可控電抗器、磁控電抗器（MCR）、晶閘管控制電抗器（TCR）、PWM控制電抗器[1]和超導可控電抗器。傳統(tǒng)的機械式可調電抗器具有電感連續(xù)可調，結構簡單，容易控制，不產(chǎn)生濾波，但是調節(jié)精度很差，難以適應電力發(fā)展，逐漸被淘汰。磁控電抗器控制簡單，結構比較復雜，能夠連續(xù)平滑地調節(jié)，常用于高壓線路中，但是產(chǎn)生的濾波比較大。晶閘管控制電抗器的結構簡單[2]，控制靈活，精度也較高，但需要加以專門的濾波裝置，造價很高，常用于低壓領域。PWM控制電抗器精度很高[3]，而且引起諧波含量很小，但是操作較復雜。本文利用CPLD和DSP及高精度ADC芯片和IGBT高頻大功率開關器件基于PWM原理設計一種能夠進行動態(tài)無功補償?shù)臄?shù)字式電抗器，同時通過軟件仿真以及實驗進行了驗證[4]。

1原理分析endprint

圖1為10kV電力系統(tǒng)等效原理圖。如下圖所示，US為系統(tǒng)電源電壓，LS為系統(tǒng)等效電感，CS為電力線等效接地電容，LT為吸收系統(tǒng)等效電容產(chǎn)生容性無功的并聯(lián)電抗器。

由電工學原理可知道，在交流電路中，純電容C中的電流ic超前端電壓90°，純電感中的電流iL，則落后端電壓90°，電抗器中的電流滯后于電容電流180°[5]。根據(jù)圖1可知，電感電流和電容電流方向相反，就可以減少接地電流，甚至可以完全抵消接地電流。適當選擇參數(shù)可使

I·L+I·C≈0（1）

當圖1系統(tǒng)滿足式（1）時，可使電氣化鐵路信號燈系統(tǒng)的電力線的末端電壓近似等于首端電壓。所以可以控制電抗器的電流來補償系統(tǒng)中接地電容電流。

本設計提出了如圖2所示的運用數(shù)字電抗器來進行電力系統(tǒng)無功平衡調節(jié)的系統(tǒng)等效圖。其中US為系統(tǒng)輸入電壓；LS為系統(tǒng)在電力線的等效電感；CS為電力線電容效應對應的等效電容；LT為并入系統(tǒng)起無功平衡的電抗器。LT由電感值分別為03 LT和07 LT的兩個電抗線圈串聯(lián)而成，線圈1為額定電感，并起濾除PWM產(chǎn)生的毛刺；線圈2起容量調節(jié)作用。由于線圈2具有二次繞組，控制二次繞組的電流形成±30%電流容量調節(jié)，并且與單相逆變器相連；控制電路由單相全橋電壓型有源逆變器組成。逆變器的每個橋臂由IGBT與反并聯(lián)二級管組成。該設計可根據(jù)實際需求調節(jié)輸出電流，并確保輸出電流諧波畸變率小于5%。電抗器的鐵心應盡可能保持整體性，以減少噪音。如圖2所示，電氣化鐵路信號燈系統(tǒng)并聯(lián)數(shù)字電抗器系統(tǒng)構成等效圖。其中電容電流IC與并聯(lián)電抗器電流IL方向相反。本設計可完成并聯(lián)數(shù)字電抗器電感電流的±30%調節(jié)，達到期望可調結果。

當10kV電力系統(tǒng)開始運行時，未接入并聯(lián)數(shù)字電抗器時，容性無功功率產(chǎn)生容性電流Ic，因而電容兩端電壓升高，從而導致工頻過電壓；當接入并聯(lián)電抗器時，電抗器能夠吸收一部分容性無功功率，過電壓會隨之減小。為了使電容兩端電壓U與電源電壓US基本相等，可以通過控制單相全橋電壓型有源逆變器產(chǎn)生感性電流抵消等效電容產(chǎn)生的容性電流，最終達到并聯(lián)數(shù)字電抗器實時補償電力線對地電容電流的目的。在運行的整個過程中，若電力線等效電容、等效電感，負載發(fā)生變化，會導致系統(tǒng)的無功功率分布再次發(fā)生變化。為了提高電壓調節(jié)的準確性，需要改變并聯(lián)數(shù)字電抗器的電流，可通過該有源逆變器輸出電流的大小，等效改變電抗器的感性容量，即IL≈IC，使得始終電容兩端電壓U與電源電壓US近似相等，達到調節(jié)目的。

根據(jù)電力電子技術基礎知識可知，有源逆變器可以等效為一個電流源，所以圖2所示系統(tǒng)的等值電路圖如圖3所示。

當受控電流源起補償電流的作用，使得等效電容兩端的電壓與電源電壓相等。 根據(jù)圖3可以得：

ωLS+1ωCSI1-1ωCSI2=US

-1ωCS+1ωCS+ωLTI2-7ωLT10I3=0

I3-I=0（2）

經(jīng)整理得出：

I1=2US+2ω2USLTCS-ωLTI2ω（LS+ω2LSLCS+L）（3）

I2=2US-ω3LSLTCS-ωLTI2ω（LS+ω2LSLCS+L）（4）

所以LT兩端電壓U為：

U=LTI2-12LTI3=LTI2+12LTI（5）

將式（4）帶入式（5），經(jīng)整理得出i與Us的關系：

I=2US（ω2LTCS+1）ωLT（6）

由上述計算公式可以得知，若使電氣化鐵路信號燈系統(tǒng)電力線末端電壓U近似等于電源電壓US，可使可控電流源輸出電流I滿足式（6）達到調試目的。

利用MATLAB軟件進行仿真可以得到電抗器電感參數(shù)以及電抗器兩端電壓和通過電抗器電流之間的關系。仿真是在單相10kV條件下運行的，等效電感為55mH，等效對地電容為18μF，并聯(lián)電抗器為60H。仿真圖如圖4所示，同時將得到的數(shù)據(jù)進行線性擬合，擬合結果如圖5所示。在一定范圍內改變電抗器電感參數(shù)，可得電抗器兩端電壓和通過電抗器電流之間的關系。

由上可知電抗器兩端電壓和通過電抗器電流滿足線性關系。因此，本文在設計編程時，需要補償?shù)碾娏骺梢愿鶕?jù)電壓目標值進行計算。

由于10kV電力系統(tǒng)并聯(lián)數(shù)字電抗器是通過改變數(shù)字電抗器的一次側電流來改變系統(tǒng)的無功狀態(tài)，所以使數(shù)字電抗器的一次側電流等于通過計算得出的電流指令值便可達到系統(tǒng)調節(jié)目的。因此本文為了減小調節(jié)誤差，采用電流滯環(huán)比較的方式來控制逆變器交流側電流的輸出。

如圖6所示為本設計采用的滯環(huán)比較型PWM電流跟蹤控制單相全橋式有源逆變電路原理圖。根據(jù)該圖所示控制過程如下：控制過程是把指令電流i1和實際一次側電流i的偏差i1-i作為帶有滯環(huán)特性的比較器的輸入，通過其輸出來控制功率器件VT1、VT2、VT3、VT4的通斷。其中VT1、VT4和 VT2、VT3分別作為一對進行控制。設i的正方向如圖所示，當i1>0時，若ii1時，i需要減小，VT2、VT3導通，VT1、VT4關斷。當i1<0，若i>i1，i需要減小，VT2、VT3導通，VT1、VT4關斷；若i

如圖8所示為仿真系統(tǒng)仿真得出的PWM控制信號波形[6]，上下兩路控制信號互補。該圖的上邊PWM控制信號輸出給逆變器開關器件VT1和VT4，控制VT1和VT4的開通與關斷；下邊的PWM控制信號輸出給逆變器開關器件VT2和VT3，控制VT2和VT3的開通與關斷。

2系統(tǒng)整體結構設計

21系統(tǒng)結構

如圖9所示為10kV電力系統(tǒng)并聯(lián)型數(shù)字電抗器系統(tǒng)結構圖，本文通過10kV高壓分壓器采集電抗器一次側兩端電壓信號；通過霍爾電流傳感器采集電抗器一次側電流信號；同時監(jiān)測逆變器的直流側電容兩端電壓信號。然后將系統(tǒng)采集的三路模擬信號傳送到計算控制環(huán)節(jié)。其中計算控制環(huán)節(jié)包括指令電流計算環(huán)節(jié)、直流電壓控制環(huán)節(jié)和補償電流計算控制環(huán)節(jié)，經(jīng)過一系列的計算和比較，得出PWM控制輸出波形[7]，通過隔離芯片輸送到驅動模塊，來驅動逆變器IGBT的開通與關斷。

系統(tǒng)運行時，若因系統(tǒng)內容性無功過剩而需要增大感性無功時，控制系統(tǒng)中的CPU根據(jù)系統(tǒng)的實時狀態(tài)分析計算出指令電流值，此時若想適量增加并聯(lián)數(shù)字電抗器一次側電流IL使其與指令電流值相等，在CPLD中比較產(chǎn)生PWM輸出控制驅動模塊使VT1和VT4導通，同時必須使VT2和VT3關斷，逆變器輸出交流電流I2，通過互感作用使得IL實際值達到指令電流值。

若當感性無功過剩時，需要減少系統(tǒng)內的感性無功，控制系統(tǒng)中的CPU根據(jù)系統(tǒng)的實時狀態(tài)分析計算出指令電流值，此時若想適量減小電抗器一次側電流IL使其與指令電流值相等，從而通過PWM控制VT2和VT3導通，需使VT1和VT4同時關斷，逆變器輸出交流電流-I2，通過互感作用讓IL實際值接近指令電流值。

22硬件設計

控制器是數(shù)字式電抗器控制方面的核心部分，決定著數(shù)字電抗器感性電流的補償性能，主要完成電抗器一次測電壓、電流檢測及基波提取、逆變器直流側電容電壓檢測、補償電流跟蹤控制、直流側電壓控制等功能。本節(jié)將介紹基于高精度ADC、CPLD和DSP為主芯片結構的數(shù)字電抗器主控制器的硬件設計部分[8]。圖10為整個控制器的結構圖。

根據(jù)并聯(lián)數(shù)字電抗器運行實時性的要求，采用DSP作為CPU與高精度ADC和CPLD相互配合，從而在每個周期輸出500個計算電流數(shù)字值，同時產(chǎn)生2-5kHz的PWM調制信號輸出到驅動電路。上述框圖的整體工作過程為：CPLD控制A/D采樣時間，接收經(jīng)過信號調理電路、模數(shù)轉換得到的采樣數(shù)據(jù)，寫到雙口RAM的不同地址區(qū)域里；DSP根據(jù)CPLD發(fā)出的板選信號從雙口RAM另一側讀出采樣數(shù)據(jù)，計算需要輸出的電流，即指令電流，該電流由逆變器直流側穩(wěn)壓有功充電電流和感性無功補償電流組成。再把指令電流寫回雙口RAM，在CPLD內將指令電流與實測并聯(lián)電抗器一次側電流進行比較，產(chǎn)生4路PWM信號，經(jīng)隔離芯片ADUM3220并通過DB9屏蔽線與驅動器連接，發(fā)出+15V或-10V的驅動信號控制主電路中IGBT的開通與關斷。同時若驅動模塊發(fā)生故障時候，驅動模塊將通過隔離芯片向CPLD發(fā)出故障信號，以使CPLD做出判斷；若系統(tǒng)中出現(xiàn)諸如系統(tǒng)短路等故障時，通過4路開關輸入電路傳輸?shù)紺PLD中進行處理，發(fā)出信號斷開繼電器，進行系統(tǒng)保護或者系統(tǒng)正常運行時，若需要斷開某些設備，也可以通過CPLD發(fā)出信號斷開繼電器。

本文采用高精度的ADC芯片MAX1324與型號為EPM1270T144C5N的邏輯器件CPLD配合將模擬數(shù)據(jù)轉換成數(shù)字數(shù)據(jù)。當控制系統(tǒng)需要對前端采集的模擬信號進行數(shù)模轉換時，先由CPLD通過低8位數(shù)據(jù)通道發(fā)送8位數(shù)據(jù)對MAX1324進行通道選擇，然后通過控制MAX1324使其對所選通道的模擬信號進行轉換，得到對應的14位數(shù)字信號，然后再寫入相應的CPLD寄存器里進行數(shù)據(jù)應用。

在工業(yè)設計中，為了防止外部電路產(chǎn)生短路等故障引起控制板毀壞，需要在控制器與外部電路之間做隔離保護，多數(shù)情況下采用電磁隔離或光電隔離[9]。考慮到驅動器對于輸入信號延遲時間60ns的要求，因此本文在控制器和主電路驅動器之間采用電磁隔離，選用ADI公司ADUM3220隔離芯片，該芯片工作頻率可以達到1MHz，輸出端電壓范圍+45V～+18V，滿足驅動器的輸入要求。輸入端邏輯電平+33V～+5V，可以與輸出電平為+33V的CPLD直接連接。此隔離芯片具有兩個輸入通道，因此對于主電路4個IGBT產(chǎn)生的4路PWM驅動信號，只需要2個隔離芯片。

本設計選用了型號為FZ400R12KS4的IGBT作為逆變器的開關器件。為了使CPLD輸出的PWM能夠安全、穩(wěn)定地驅動IGBT的開關，應在CPLD的PWM信號輸出引腳與IGBT之間建立一套驅動電路。本設計所選IGBT為全橋開關且開通觸發(fā)信號為+15V，關斷觸發(fā)信號為-10V。本文選用瑞士CONCEPT的2SC0435T2A0-17驅動模塊，該模塊具有以下特點：高集成雙通道驅動模塊；單通道門級驅動電流為±35A，驅動功率為4W；驅動信號為+15V/-10V；可驅動1200V或1700V IGBT模塊；具有SCALE-2技術的驅動器。

3軟件設計及系統(tǒng)仿真

數(shù)字式電抗器控制器的軟件設計根據(jù)硬件電路的特點基于DSP+CPLD編程設計。主要分為兩部分：系統(tǒng)電信號檢測部分和運算控制部分。CPLD編程設計采用了Altera公司推出的Quartus_II 90 Web Edition集成開發(fā)環(huán)境，應用Verilog語言對控制部分進行編程；DSP的軟件設計部分是應用TI公司推出的DSP的開發(fā)環(huán)境CCS33集成開發(fā)環(huán)境，編程采用C語言。

為了達到該10kV力系統(tǒng)數(shù)字電抗器調節(jié)的準確性和時間精度的要求，本文把一個周波正弦函數(shù)離散成500個相同時間間距的數(shù)組成的函數(shù)，由于數(shù)字電抗器運行在工頻周期下，即一個周波函數(shù)的時間為002s。所以每個離散點運行需要的時間為40μs。因此本文可以設置DSP和CPLD的控制周期為40μs。要求CPLD和DSP的運行周期可以整除控制周期。由于控制器中時鐘頻率為25MHz的有源晶振為CPLD芯片提供時鐘頻率，因此CPLD在此控制器中的計數(shù)周期為40ns，即CPLD的計數(shù)器計數(shù)1000次完成一個數(shù)點的運行。本文DSP設置的主頻為125MHz，即計數(shù)周期為8ns。本文編程時在CPLD程序中編寫板選控制信號模塊，將板選控制信號發(fā)給DSP以確定兩者的通訊是否正常。從CPLD在“0”地址每隔20μs向DSP交替發(fā)出“1”和“0”信號，若DSP能讀到板選控制信號，說明CPLD與DSP的通訊正常，這也是本設計保護的一部分。CPLD與DSP之間的地址和數(shù)據(jù)通過SRAM在每個板選控制周期進行一次并行數(shù)據(jù)通信。endprint

本控制系統(tǒng)中DSP主程序的功能主要是讀取從CPLD經(jīng)雙口SRAM傳過來的板選控制信號、三路采集信號、判斷電壓過零點、求出一個工頻周波的電抗器一次側電壓、電流以及逆變器直流測電壓的平均值，求出指令電流即感性補償電流和逆變器直流側穩(wěn)壓充電電流之和[13]。首先對DSP進行初始化，定義地址、固定參數(shù)等，設置計算用的標準正弦數(shù)組指針，每周期500個點中每個點的正弦函數(shù)值是通過MATLB仿真得到的，使之與電網(wǎng)電壓波形同步。DSP的板選控制周期為40μs。初始化之后開始從SRAM讀取數(shù)據(jù)的數(shù)字量并轉換為采集的模擬信號實際值，然后判斷電壓的過零點，計算實時采集的工頻周波內電壓平均值、電流平均值、需要補償?shù)母行詿o功電流值和逆變器直流側的有功穩(wěn)壓充電電流值，然后將計算出的感性無功電流值和有功穩(wěn)壓充電電流值按照實際規(guī)定方向求和得到指令電流值，最后將指令電流值通過SRAM以14位數(shù)據(jù)的形式傳回到CPLD的寄存器中，與CPLD中的并聯(lián)數(shù)字電控器一次側實測電流值進行比較產(chǎn)生PWM調制信號。圖11為主程序流程圖。

數(shù)字電抗器控制系統(tǒng)中CPLD主程序的功能主要是完成A/D轉換和PWM控制信號及其死區(qū)的產(chǎn)生[12]。程序中設置每8μs讀取一次3個通道的ADC芯片的并行數(shù)字數(shù)據(jù)，然后通過SRAM傳送到DSP里，DSP完成所需要的計算，得到指令電流值，將指令電流值通過SRAM傳送給CPLD，接著CPLD通過將實時采集的數(shù)字電抗器一側實測電流值和指令電流值進行比較得出PWM信號，做成死區(qū)模式，通過隔離芯片發(fā)送到驅動電路，最后驅動電路驅動逆變器IGBT的開通與關斷。圖12為CPLD程序流程圖。

為了防止全橋逆變器每個橋的上下兩個IGBT同時導通導致逆變橋短路引起IGBT及直流側電容的燒壞乃至爆炸，在CPLD程序中通過比較指令電流和實測電流值得出的PWM調制信號需要做一個PWM死區(qū)使得逆變器每個全橋的上下兩個IGBT不能同時導通但可以同時關斷，這樣就不會產(chǎn)生上面所提到的逆變橋短路現(xiàn)象。由于在CPLD中產(chǎn)生的PWM調制信號有明顯的上升沿和下降沿，所以本文在編程時上升沿延遲4μs，即延遲IGBT開通4μs，下降無延遲，產(chǎn)生PWM死區(qū)，解決了逆變器由于單橋上下兩個IGBT同時導通導致事故發(fā)生的問題。

4實驗驗證與分析

根據(jù)本文上述內容的闡述，在實驗室內搭建實驗平臺驗證電力系統(tǒng)并聯(lián)數(shù)字電抗器設計理論[10]。由于實驗室內電壓等級達不到10kV，所以實驗條件如下：電源單相相電壓為220V，系統(tǒng)等效電感為自制導線電感為015mH，系統(tǒng)等效對地電容為電力電容器電容值為256μF，并聯(lián)可調電抗器電感值為556mH。如圖13為在CPU中顯示的系統(tǒng)調試穩(wěn)定的逆變器交流側輸出電流波形。

系統(tǒng)調試穩(wěn)定的電壓及電流波形顯示，數(shù)字電抗器一次側兩端電壓波形，為PWM脈寬波形，其幅值為逆變器直流側電容電壓穩(wěn)定值，轉換成近似正弦電壓波形為有效值約為216V的交流電壓值，達到了通過調試使電力線末端電壓與首端電壓近似相等的目的。

本文針對10kV電力系統(tǒng)內由于電力傳輸線分布電容產(chǎn)生的容性無功過剩導致電力傳輸線末端電壓高于首端電壓的現(xiàn)象，提出了可根據(jù)具體環(huán)境實時控制改變電感容量的并聯(lián)數(shù)字電抗器。提出前端、后端電感線圈按電感容量3∶7串聯(lián)，后者接有二次線圈用于電抗器總電感容量調節(jié)的結構。本文通過數(shù)字電抗器軟件仿真，并搭建數(shù)字電抗器低壓平臺進行試驗驗證可得，新型數(shù)字電抗器調節(jié)效果良好，此結構設計具有控制方法比較簡單，成本低廉的特點。

參 考 文 獻：

[1]陳濤，高平，黃艷鈴，等.低壓配電網(wǎng)并聯(lián)電容器無功補償優(yōu)化算法的研究[J].哈爾濱理工大學學報，2010，3（1）：82-85

[2]崔俊霞.并聯(lián)型有源電力濾波器諧波檢測與控制方法的研究[D].燕山大學碩士學位論文，2010：30-33.

[3]沈宏偉，馬儀等干式空心并聯(lián)電抗器投入瞬態(tài)電動力研究[J]. 哈爾濱理工大學學報，2014，6（19）：93-97

[4]鄭征，張子偉，張朋 三相電壓型PWM整流器不平衡控制策略的研究[J].電氣傳動，2014，44（5）：26-29

[5]祝軍10kV 5Mvar鏈式STATCOM裝置的研發(fā)[D].哈爾濱理工大學碩士學位論文，2013：15-17

[6]王鶴霖，程啟明，李明 基于不定頻滯環(huán)空間矢量電流控制的三相PWM整流器仿真比較研究[D].華東電力，2014，42（6）：1144-1149

[7]趙卓鵬，賈石峰電流滯環(huán)跟蹤PWM 逆變器控制仿真研究[J].電氣傳動自動化，2011，33（2） ：1-3

[8]三恒星科技TMS320C6713DSP原理與應用實例[M].北京：電子工業(yè)出版社2009：88-89

[9]徐德鴻.電力電子器件及其應用[M].北京：機械工業(yè)出版社，2010：50-150

[10]王學明并聯(lián)電抗器在長電纜電力貫通線電容電流補償中的應用[J].上海鐵道科技，2010，1：122-124

[11]鄭濤，趙彥杰 超/特高壓可控并聯(lián)電抗器關鍵技術綜述[J].電力系統(tǒng)自動化，2014，38（7）：127-135

[12]魏中夏 柔性交流輸電技術（FACTS）在現(xiàn)代電力系統(tǒng)中的應用展望[J].電子測試，2013，21 （6）： 283-284

[13]侯文清，張波，丘東元，等基于DSP的電能質量檢測與無功補償綜合測控裝置[J].儀器儀表學報，2007，28（1）：120-127

（編輯：關毅）endprint