介質特性對高速信號的影響

上海交通大學 鄭元元

介質特性對高速信號的影響

上海交通大學 鄭元元

電子產品朝著高密度、高速度的方向快速發展，隨著速度的提高信號的高頻損耗也越來越嚴重，造成高頻損耗的原因有很多：反射和串擾等信號完整性問題會引入損耗，不完美的材料特性也會引入損耗。本文重點討論PCB材料對高速信號的影響，分析導體損耗和介質損耗的形成機理，研究銅箔粗糙度、介電常數、損耗因子等參數對信號完整性的影響。同時對玻纖效應的形成原因和控制方法加以研究。

信號完整性；銅箔粗糙度；介電常數；損耗因子

PCB的材料包括作為信號載體的金屬和作為絕緣材料的介質，設計制造中常用的金屬是銅，常用的介質是FR4。材料特性對信號質量有很大影響。

實際中的傳輸線并不是無損的，通常情況下傳輸線損耗主要包括電阻損耗、介質損耗、反射串擾EMI引起的損耗。一般互連設計會對反射和串擾問題進行控制來減小損耗，所以接下來主要要討論電阻和介質損耗的形成原因和解決辦法。

1 導體損耗的影響和控制

低頻時導體內的電流是均勻分布的的。高頻時電流則會趨向分布于導體的“皮膚”表面，導體表面的電流密度大，內部的電流密度小，這種現象被稱為趨膚效應。從導體表面看進去，電流密度隨著深度的增加而減小，并且頻率越高衰減越快，定義電磁波衰減到表面場強1/e的深度為趨膚深度，計算公式為：

其中：μ為銅的磁導率，σ為電導率。趨膚效應會導致導體內電流實際可傳輸截面積減小，損耗增大。

由于生產過程中需要增加銅箔和板材的結合力，會對銅箔表面進行棕化處理以增加銅箔的粗糙度。 因此實際中PCB的銅箔表面并不絕對光滑，而是有很多毛刺和凸起。顧名思義，銅箔粗糙度就是指銅箔表面的粗糙程度，研究中用表面毛刺的峰谷的高度落差（又稱為銅牙）Rz來衡量，根據粗糙度的不同可將銅箔分為標準銅箔STD、反轉銅箔RTF和超低輪廓銅箔HVPL，其中STD粗糙度最大，RTF次之，HVPL最小。同時一塊銅箔可分為光面和毛面，兩面的粗糙度也不相同。下表1為這一組這三種類型銅箔粗糙度的測量值[1]，分別取1OZ和HOZ（半OZ）銅厚進行研究。

表1 銅箔粗糙度

低速信號速率低損耗小，因此不用考慮表面粗糙度的影響，一般使用標準銅箔就可以滿足信號的需求。但是對于高速信號而言，由于高頻下信號會有明顯的趨膚效應，并且隨著頻率加大趨膚深度減小，如果銅表面粗糙度很大，會進一步加大信號的損耗。計算得信號頻率為1GHz時，趨膚深度為2.1μm，而一般STD類型的銅箔粗糙度就有5μm左右，粗糙度帶來的損耗不可忽視。因此對于GHz以上信號必須考慮表面粗糙度帶來的影響，結合成本、生產可靠性以及信號質量，選擇適合的銅箔類型。

研究表層1OZ走線厚度和內層HOZ走線厚度情況下，以上三種銅箔粗糙度分別對應的損耗大小。在SIwave中分別建立兩段阻抗為100Ω的差分走線模型，分別分布于表層和內層，其中表層線寬線距為4.4/4.5mil，內層線寬線距為4/5.3mil。令長度都為20mm，疊層結構如下圖1所示。設置仿真頻率為5MHz-30GHz。

圖1 疊層結構

仿真得不同粗糙度下信號插損波形如下圖2所示，其中：（1）圖為表層走線插損。（2）圖為內層走線插損。對比可知HVLP粗糙度下信號線損耗最小，傳輸系數最高；RTF次之；STD最差。說明較低的粗糙度使高速信號的傳輸性能更好。

圖2 不同粗糙度下傳輸線的插損曲線

2 介質損耗的影響和控制

介質損耗的原因之一是介質的極化現象。導體金屬內有很多自由電子可在電場的作用下形成電流。而介質由于其固有特性，帶電粒子被固定在分子內不易移動，在外加電場的作用下，分子內的正負電子會沿著電場方向產生位移扭轉，使原本雜亂的分子規則排列，這一過程稱為“極化”。極化過程需要消耗能量，因此產生介質損耗。且隨著頻率的提高，帶點粒子擺動的頻率也上升，因此產生更大的介質損耗。

此外介質并非完全絕緣，仍有少量自由電子會在電場作用下形成漏電流，這也是介質損耗的一部分。

介質損耗可以用公式計算得出：

上式中：Er是介電常數，Df是損耗因子，f是信號頻率。

其中Er介電常數和Df損耗因子都是介質材料的固有特性，Er反映的是介質材料電容量的大小，Er越大則傳輸線單位面積的電容量越大，阻抗越小。Df則反映了介質極化損耗的特性， Df越大同樣頻率下信號的介質損耗越大。

介電常數和損耗因子都對信號質量帶來影響，表格2是常見介質的參數[2]。

表2 介電常數

分別選取Fr4、Fr408、Megtron6這三種介質材料進行研究。和上例一樣，設置線寬線距為表層4.4/4.5mil，內層4/5.3mil，疊層如圖1所示，令線長都為 10inch。在Hyperlynx中建立模型，分別帶入三種材料的參數，設置仿真頻率為5MHz—30MHz。仿真結果如圖3所示，分析可知不管是微帶線還是帶狀線，介質的影響趨勢一樣的，Fr4的損耗最大，Fr408次之，Megtron6最小。介電常數低的材料更容易控制差分線的高阻抗，保持阻抗的連續性，所以Megtron6更適合作為GHz以上信號的介質材料。

圖3 三種不同介質條件下10英寸傳輸線的插損波形

高頻損耗的主要原因是介質極化所消耗的能量太多，也就是說在介電常數和損耗因子兩者間，影響高頻損耗的主要因素是損耗因子。因此很多具有相同介電常數的材料，損耗因子的差別卻很大。選取Nelco 4000-13 EP和FR408這兩種材料進行比較，兩者介電常數都為3.7，損耗因子分別為0.009（Nelco 4000-13 EP）和0.011（FR408），仿真得到插損波形如圖4所示。

圖4 不同損耗因子條件下10英寸傳輸線的插損波形

有上圖4可見，損耗因子導致的損耗差距在高頻段越來越明顯，所以高速信號設計最好選擇損耗因子小的板材。這種板材比較昂貴，有的甚至比普通板材高出好幾倍的價格，如表3所示為不同板材的成本比較[2]。所以設計時應結合成本和性能需求，選擇性價比最高的板材。

表3 不同板材的成本比較

3 玻纖效應的影響和控制

介質材料是由玻璃纖維編織成布并在縫隙中填滿環氧樹脂制成的，不同玻纖布編織的疏密程度不同，下圖5所示為106,1080,2116,7628玻纖布的顯微圖[2]。

圖5 不同材料的玻璃纖維編織

可以看出106、1080板材的玻纖明顯比2116、7628稀疏。雖然仿真設計時我們一貫將材料的介電常數和損耗因子看做一個固定值，但實際上玻璃纖維的介電常數要高于樹脂，樹脂的損耗因子又高于玻璃纖維。這一問題對單端信號不會造成什么影響，但對差分信號卻不同，因為差分信號由兩根傳輸線組成，如果走線方向和玻璃纖維的方向平行，就有可能出現其中一條線下方為玻璃纖維，另一條線下方為環氧樹脂的情況，如圖6所示。

圖6 差分布線分布在玻纖布上的位置

當兩條傳輸線下方的介質分布不均勻時，兩條線上信號的傳播速度會有差別，引起差分對內的相位偏斜，差分阻抗也會變化引起反射。這一現象就是常說的玻纖效應。

玻纖效應解決辦法有三種。

1)選擇高密度板材，通過圖5可以看出2116、7628類型的玻纖布纖維更密集，縫隙很小。采用這種材料能使信號下方的介質更均勻，很好抑制玻纖效應。

2)調整疊板方式，讓走線和玻纖不會成為平行線，避免出現圖6的現象。疊板時將玻纖布旋轉一定角度，使走線下方的玻纖和樹脂能交替分布，從而達到更均勻的狀態。這種方法的缺點是造價較高，會浪費很大面積的板材。

3)調整走線方式，PCB上采用10度走線的方法布線如下圖7所示，此種方法和方法2的目的一樣，為讓走線和板材形成角度，使走線下方的介質更均勻。而且此種方法不需要旋轉板材，可以節省成本。

圖7 10度布線在高速信號中的布線示意圖

4 總結

本文從信號的損耗著手分析，指出高速信號的損耗主要包括導體損耗和介質損耗，分析兩種損耗的形成原因，并得出以下結論：趨膚效應是導體損耗的主要原因，高頻趨膚深度和普通銅箔的粗糙度近似，因此高速設計應盡量選擇粗糙度小的銅箔；介質損耗由材料本身物理特性決定，介電常數低的板材能更好實現差分信號的高阻抗控制；損耗因子是造成高頻損耗的主要原因，損耗因子低的板材高頻損耗低，價格也較貴，設計中應結合需要選擇性價比高的板材。玻纖效應容易導致差分信號的阻抗不均勻，以及兩條傳輸線的相位差。因此設計中應盡量使用玻纖密集的板材，布線或疊板時可以讓信號線和玻璃纖維形成夾角。

[1]http://www.doc88.com/p-4932346646008.html.

[2]https://www.altera.com/en_US/pdfs/literature/an/an613.pdf.

[3]房麗麗.ANSYS信號完整性分析與仿真實例[M].中國水利水電出版社,2013.

[4]Katharine Schmidtke,Frank Flens,Alex Worrall,Richard Pitwon,Felix Betschon,Tobias Lamprecht,Roger Kr¨ahenb¨uhl.960 Gb/s Optical Backplane Ecosystem Using Embedded Polymer Waveguides and Demonstration in a 12G SAS Storage Array[J].Journal of Lightwave Tech nology.2013,31(24):3970-3975.

[5]Piero Belforte.Digital Wave Simulation of Lossy Lines for Multi-Gigabit Applications[J].IEEE Electromagnetic Compatibility Magazine.2016,5(2):48-55.

[6]何彭.基于HFSS的高速PCB信號完整性研究[D].成都：電子科技大學，2015.

[7]李永耀.高速串行鏈路信號完整性研究[D].成都:電子科技大學,2015.