單晶硅電火花成形加工試驗研究與工藝參數優化

辛彬， 李淑娟， 李玉璽

(1.西安理工大學 機械與精密儀器工程學院， 陜西 西安 710048; 2.西安現代控制技術研究所， 陜西 西安 710065)

單晶硅電火花成形加工試驗研究與工藝參數優化

辛彬1， 李淑娟1， 李玉璽2

(1.西安理工大學 機械與精密儀器工程學院， 陜西 西安 710048; 2.西安現代控制技術研究所， 陜西 西安 710065)

針對電火花加工過程中材料去除率、表面粗糙度和電極損耗這3個工藝目標不能同時兼顧的問題，以P型單晶硅為試驗加工對象，采用中心組合設計試驗考察峰值電流、脈沖寬度、脈沖間隔對單晶硅電火花成形加工過程中材料去除率、表面粗糙度以及電極損耗的影響，引入響應曲面法建立材料去除率、表面粗糙度和電極損耗的2階關系模型，方差分析結果表明響應模型具有很好的擬合程度和適應性。進一步分析實際加工條件對工藝參數的約束，以提高材料去除率，降低表面粗糙度和電極損耗為目標建立工藝參數優化模型，設計基于帶精英策略的非支配排序遺傳算法對優化問題進行求解。在最優解條件下材料去除率的驗證結果與理論最優值的平均相對誤差為4.9%，表面粗糙度的驗證結果與理論最優值的平均相對誤差為5.2%，電極損耗的驗證結果與理論最優值的平均相對誤差為5.7%. 驗證試驗表明，該算法能實現硅材料放電成形加工過程的工藝參數優化。

機械制造工藝與設備； 電火花成形加工； P型單晶硅； 材料去除率； 表面粗糙度； 電極損耗； 遺傳算法

Abstract: In order to solve the problem that the material removal rate, the surface roughness and the electrode loss cannot be simultaneously taken into account in electrical discharge machining, the influences of peak current, pulse width and pulse interval on the material removal rate, surface roughness and electrode loss in the electrical discharge machining of P-type monocrystalline silicon are analyzed through central composite design experiments. The response surface method is used to establish a second-order relational model of material removal rate, surface roughness and electrode loss. The results of variance analysis indicate that the proposed model has good fitting degree and adaptability. A process parameter optimization model is established by analyzing the constraints of the actual processing conditions on the process parameters to improve the material removal rate in the electrical discharge machining of monocrystalline silicon, and reduce both the surface roughness and the electrode loss, and the NSGA- II-based algorithm is designed to solve the optimization problems. The average relative errors of validation results of material removal rate, surface roughness and electrode loss under the condition of the optimal solution are 4.9%, 5.2% and 5.7%, respectively, compared with the theoretical optimal values. The verification tests show that the proposed algorithm can achieve the process parameters optimization of silicon materials in the electrical discharge machining.

Key words: manufacturing technology and equipment；electrical discharge machining; P-type monocrystalline silicon; material removal rate; surface roughness; electrode loss; genetic algorithm

0 引言

半導體材料是導電性能介于金屬和絕緣體之間的一類特殊材料群體[1]，因其特殊的物理化學特性和電學特性，在電子工業領域和光伏產業領域成為不可或缺的結構材料。單晶硅是應用最廣泛的半導體材料，但單晶硅材料的高硬度、高脆性、低斷裂韌性使其成為脆性難加工材料，在進行傳統機械加工時存在加工效率低或無法加工、表面質量差、易崩碎裂紋等問題[2]。因此采用新工藝和方法對單晶硅進行高效高質加工已成為相關研究的熱點。電火花加工[3-4]是利用浸沒在絕緣介質中的工具電極和工件之間不斷的脈沖放電來蝕除工件的一種非傳統加工方法。電火花加工因其無宏觀加工應力、能量密度高[5-6]、加工不受材料脆硬程度限制等特點，非常適合脆硬導電材料的加工。加工中的材料去除率[7]、表面粗糙度和電極損耗是衡量電火花加工的重要工藝指標。一些學者針對這些工藝指標進行了相應的研究，主要有： Shabgard等[8]采用電火花超聲輔助加工WC-Co合金，建立了電極損耗的試驗預測模型；Sengottuvel 等[9]采用模糊邏輯方法建立了電火花加工鉻鎳鐵合金的材料去除率和電極損耗模型。AsRarzadeh等[10]建立了材料去除率和表面粗糙度的神經網絡預測模型。Joshi等[11]采用神經網絡方法分析了放電電流、放電電壓和占空比等參數對電火花加工材料去除率、刀具磨損率、加工深度和加工半徑的影響。在半導體放電加工的基礎上，Chen等[12]分析了單晶硅材料的物理屬性，認為其難加工特點主要是由于半導體材料存在接觸勢壘，而且體電阻比較大，并對放電過程進行了電路等效。Uno等[13]研究了單晶硅電火花線切割過程中電流和放電時間對材料去除率和表面粗糙度的影響。Puertas等[14]、Luis等[15]分析了空載電壓、峰值電流、脈沖寬度、占空比以及介質壓強對碳化硅放電加工中材料去除率、刀具損耗和表面粗糙度的影響，并給出了它們之間的量化公式。此外，Ojha等[16]和Ji等[17]針對碳化硅放電加工工藝參數進行了研究。Yu等[18]采用電火花線切割機對多晶硅進行了切割試驗，分析了空載電壓和脈沖寬度對切割效率的影響。

由于對單晶硅材料的電火花成形加工工藝參數和工藝目標的研究相對較少，而且電火花成形加工設備中并沒有針對單晶硅或半導體材料的加工工藝參數，本文在P型單晶硅采用電火花成形設備進行加工的基礎上，研究峰值電流、脈沖寬度和脈沖間隔對材料去除率、表面粗糙度以及電極損耗的影響，采用中心組合試驗設計方法設計三因素五水平試驗，通過多線回歸分析方法對材料去除率、表面粗糙度和電極損耗進行定量化研究，并結合帶精英策略的非支配排序遺傳算法(NSGA-Ⅱ)對工藝目標進行優化。

1 試驗設備與加工對象

試驗采用ACT SE2電火花成形機床，機床結構組成如圖1所示。ACT SE2電火花成形機床電源及工藝參數如表1所示。

圖1 電火花成形機床外觀及結構組成Fig.1 Appearance and structure of EDM machine

試驗中工件和電極去除的體積無法直接測量，故通過測量質量的方法計算出體積。為了保證試驗數據真實可靠，質量測量儀器采用JD500-3型精密電子天平，其最大測量質量為500 g，精度為0.001 g.

采用Leica DCM 3D白光干涉儀對加工后的P型單晶硅表面粗糙度進行測量，其測量精度為0.01 μm. 試驗過程中采用直徑為φ10、長度為200 mm的紫銅電極。試驗加工對象為P型單晶硅，其參數如表2所示。

表1 ACT SE2電火花成形機床電源及工藝參數

表2 P型單晶硅參數

2 試驗設計

響應面法(RSM)是利用多元二次回歸方程對試驗數據進行擬合[19-20]，得到影響因素與響應之間的函數關系以解決多變量問題的一種統計方法。在P型單晶硅電火花成形加工中，響應是材料去除率MRR、表面粗糙度Ra和電極損耗EW，其定義為

(1)

(2)

式中：Vm為P型單晶硅去除部分的體積(mm3)；Ve為紫銅電極去除部分的體積(mm3)；T為加工時間(min)。試驗過程中，針對選取的每組參數進行一定時間的放電加工，求取加工前后P型單晶硅與紫銅電極的質量差，除以P型單晶硅和紫銅電極的密度，再除以這次放電加工所用時間，得到MRR和EW. 試驗過程中的材料去除率和電極損耗極其微小，采用精度為0.000 1 g的分析天平對質量測量結果進行驗證，二者之間的誤差在2%以內，因此所選天平滿足試驗要求。

電火花成形加工極間放電通道產生的高溫不僅能蝕除工件，還能使電極產生一定的損耗。根據電火花加工正常放電的能量計算公式(見(3)式),影響放電能量的因素是正常火花放電的火花維持電壓U(t)、火花維持電流I(t)和放電維持時間Te，

(3)

正常放電過程中，火花維持電壓U(t)通常保持在25 V左右，不會隨著極間空載電壓的變化而變化。單位時間內脈沖寬度Ton和脈沖間隔Toff的時間總和是一定值，因此P型單晶硅電火花成形加工中影響MRR、Ra和EW的因素包括峰值電流Ip、脈沖寬度Ton和脈沖間隔Toff. 通過大量單因素試驗發現，Ip在0.5 A以下時不能進行正常火花放電，隨著Ip的升高，放電能量持續升高，加工處于穩定狀態，但當Ip超過18.5 A時會出現燒傷工件的情況，因此Ip的取值范圍在0.5～18.5 A之間。對P型單晶硅進行多次放電加工試驗，其放電過程中的擊穿延時最小在20 μs附近；當Ton大于580 μs時，有放電現象但是沒有工件材料的蝕除，因此Ton的取值范圍在20～580 μs之間。當Toff較小時，極間放電通道消電離不充分，容易出現二次放電和拉弧現象，會燒傷工件；當Toff較大時，雖然能對極間進行有效的消電離，但是影響加工效率。因此Toff的取值范圍為20～580 μs. 本文主要考察Ip、Ton和Toff對MRR、Ra和EW的影響，因此在試驗過程中其他加工條件如伺服參考電壓、抬刀速度、抬刀高度、放電時間(兩次抬刀的時間間隔)都保持不變。其參數選取值如表3所示。

表3 試驗加工條件

由于在試驗過程中所選取的峰值電流Ip、脈沖寬度Ton和脈沖間隔Toff的變化范圍比較大，因此選擇三因素五水平試驗，試驗因素水平如表4所示。試驗過程中的工作液介質為煤油。由于試驗研究過程中Ton的最小值為20 μs，在加工過程中選擇負極性加工，以提高工件材料的去除率，而且減小電極的損耗程度。

表4 因素及其水平

3 建模與試驗結果分析

采用試驗設計軟件Design-Expert 8.0中的中心組合設計方法，在電火花成形機床上做20組三因素五水平試驗，由于電火花成形加工存在很大的隨機性，每組試驗做3次，分別求取MRR、Ra和EW的平均值，試驗結果如表5所示。

表5 試驗數據結果

3.1 統計建模

RSM中很難用1階數學模型對響應面進行精確描述，因此通常用2階或是更高階的數學模型來逼近響應。2階數學模型可描述為

(4)

式中：y為響應值；xi為影響因素；β0為常數項；βi為一次項系數；βii為二次項系數；βij為交互項系數；ε為試驗誤差。

采用RSM對表5中的試驗數據進行回歸擬合，得到P型單晶硅電火花成形加工MRR、Ra和EW的2階數學模型：

(5)

(6)

(7)

由(5)式～(7)式的回歸系數可知：對MRR和EW產生顯著影響的因素依次是Ip、Toff和Ton；對Ra產生顯著影響的因素依次是Ip、Ton和Toff.

通過RSM在試驗基礎上得到的預測模型有一定的適應條件，其適應條件如(8)式所示。

(8)

3.2 方差分析

表6為試驗數據的方差分析結果。其中：MRR、Ra和EW模型的結果可信度P值都小于0.000 1，MRR、Ra和EW的失擬項均大于0.05，表示MRR、Ra和EW的模型整體極其顯著。影響因素對應的P值小于0.000 1，說明該項指標對工藝目標會產生極其顯著的影響。由表6中各因素的方差分析F值可知，各因素對MRR和EW影響顯著的順序為Ip、Toff和Ton，對Ra影響顯著的順序為Ip、Ton和Toff. 這也與由(5)式～(7)式的回歸系數得出的結論相符。

表6 方差分析結果

注：MRR復相關系數為0.981 4,校正系數為0.964 7；Ra復相關系數為0.997 7,校正系數為0.995 6；EW復相關系數為0.999 6,校正系數為0.999 3.

3.3 模型的擬合程度和適應性分析

由表6中MRR、Ra和EW的復相關系數可知預測值與試驗值高度相關，因此模型的擬合程度良好。MRR模型的校正系數為0.964 7，說明僅有總變異的3.53%不能用此模型來解釋；Ra模型的校正系數為0.995 6，說明僅有總變異的0.44%不能用此模型來解釋；EW模型的校正系數為0.999 3，說明僅有總變異的0.07%不能用此模型來解釋。用響應模型的殘差正態分布圖來檢驗模型的優劣，圖2為MRR模型殘差正態積累分布圖，圖3為Ra模型殘差正態積累分布圖，圖4為EW模型殘差正態積累分布圖。從圖2～圖4中可以看出，殘差均在正態分布直線附近，沒有異常點，因此可以判斷殘差呈正態分布，模型具有良好的適應性。

圖2 MRR模型殘差正態分布圖Fig.2 Residual normal distribution of material removal rate model

圖3 Ra模型殘差正態分布圖Fig.3 Residual normal distribution of surface roughness model

圖4 EW模型殘差正態分布圖Fig.4 Residual normal distribution of electrode loss model

4 NSGA-Ⅱ多目標優化算法

目前電火花成形加工機床并沒有針對硅材料或其他半導體材料的加工工藝參數。P型單晶硅電火花成形加工中多目標優化的目的，是在兼顧MRR、Ra和EW的基礎上求得合適的加工工藝參數，以便在后續加工過程中根據不同工藝目標的需求進行綜合選取。

NSGA-Ⅱ不需要設置額外的權重系數，同時能減小計算量。應用NSGA-Ⅱ對P型單晶硅電火花成形加工工藝參數進行優化，所建立的多目標優化模型為

(9)

4.1 NSGA-Ⅱ算法流程

NSGA-Ⅱ不僅能獲得均勻分布的Pareto最優解集，而且有很強的穩定性和適應性。NSGA-Ⅱ算法的求解步驟[21]如下：

步驟1隨機產生種群規模為N的初始父代種群P0，通過遺傳算子(交叉、變異)產生子代種群Q0，種群大小N.

步驟2將父代種群Pn和子代種群Qn合并，組成規模為2N的合成種群Rn；進行快速非支配排序，將Rn中的全部2N個個體按非支配序號重新分類，得到F1，F2，F3，…；計算每一非支配層的個體局部擁擠距離并排序。

步驟3根據排序結果，選取N個個體作為新的父代種群Pn+1.

步驟4通過遺傳算子(選擇、交叉、變異)產生新子代種群Qn+1.

步驟5重復步驟2～步驟4，直至達到算法設置的最大迭代次數。

該算法中對合并的親代種群和子代種群進行非支配排序，并填充新種群的過程如圖5所示。

圖5 NSGA-Ⅱ算法流程Fig.5 Flowchart of NSGA- II algorithm

4.2 NSGA-Ⅱ算法結果及試驗驗證

取種群大小100，變異概率0.1，交叉概率0.9，運行100代后的結果如圖6所示，3個坐標軸分別對應MRR、Ra和EW. 從100組Pareto最優解中選取其中10組，結果列于表7中。

圖6 第100代的Pareto優化結果Fig.6 Pareto optimal results of the 100th generation

根據電火花成形機床加工參數選擇的要求，對表7中第1、5、8、9和10組優化結果進行驗證，重復3次試驗，工藝參數的選擇及試驗驗證結果如表8所示。由表8可知，P型單晶硅平均MRR驗證實測值與理論最優值的平均相對誤差為4.9%，平均Ra驗證實測值與理論最優值的平均相對誤差為5.2%，紫銅電極平均EW驗證實測值與理論最優值的平均相對誤差為5.7%.

表7 多目標優化結果

5 結論

電火花成形加工中的MRR、Ra和EW在很大程度上受到機床電源參數的影響，本文針對現有電火花成形機床中沒有硅材料或半導體材料加工工藝參數的問題，在P型單晶硅可以進行放電加工的基礎上，采用RSM研究Ip、Ton和Toff對MRR、Ra和EW的影響。運用中心組合試驗設計并進行了三因素五水平共20組試驗，通過對試驗數據回歸擬合得到MRR、Ra和EW的2階預測模型，設計優化模型并采用NSGA-Ⅱ求取模型的最優解集，進一步對優化結果進行了試驗驗證。本文的貢獻和結論如下：

1)建立了MRR、Ra和EW的2階響應模型；MRR模型的復相關系數為0.981 4，校正系數為0.964 7;Ra模型的復相關系數為0.997 7，校正系數為0.995 6；EW模型的復相關系數為0.999 6，校正系數為0.999 3；MRR、Ra和EW模型的殘差呈正態分布。說明所建立的模型有很好的擬合程度和適應性，可以在一定的參數范圍內準確預測實際加工過程中的MRR、Ra和EW.

2)通過NSGA-Ⅱ獲得了P型單晶硅電火花成形加工工藝參數優化解決方案，在最優解條件下MRR、Ra和EW的驗證實測值與理論最優值的平均相對誤差分別為4.9%、5.2%和5.7%. 試驗驗證表明，理論優化結果具有很好的可重現性。

3)各因素對MRR、Ra和EW產生影響的次序不一致，優化結果兼顧Ip、Ton和Toff對MRR、Ra和EW的影響，在提高加工效率的同時不犧牲工件的幾何加工精度，為硅材料電火花成形加工過程中工藝參數的選取提供了理論基礎，并具有一定的工程指導意義。

References)

[1] Xia H，Kunieda M，Nishiwaki N. Removal amount difference between anode and cathode in EDM process[J]. International Journal of Electrical Machining，1996(1)：45-52.

[2] DiBitonto D D，Eubank P T，Patel M R，et al. Theoretical models of the electrical discharge machining process. I. A simple cathode erosion model [J]. Journal of Applied Physics，1989，66(9)：4095-4103.

[3] Snoeys R， Dauw D， Kruth J P. Improved adaptive control system for EDM processes[J]. CIRP Annals-Manufacturing Technology, 1980, 29(1): 97-101.

[4] Snoeys R， Dauw D， Jennes M. Survey of EDM adaptive control and detection systems[J]. CIRP Annals-Manufacturing Technology, 1982, 31(2): 483-489.

[5] Snoeys R， Dauw D， Kruth J P. Survey of adaptive control in electro discharge machining[J]. Journal of Manufacturing Systems, 1983, 2(2): 147-164.

[6] Rajurkar K P， Wang W M， LindRay R P. A new model reference adaptive control of EDM[J]. CIRP Annals-Manufacturing Technology, 1989, 38(1): 183-186.

[7] 郭成波，狄士春，韋東波，等.TC4鈦合金電火花高效銑削加工效率研究[J].兵工學報,2015,36(11):2149-2156. GUO Cheng-bo,DI Shi-chun,WEI Dong-bo,et al. Research on efficient electrical discharge milling of TC4 titanium alloy[J].Acta Armamentarii, 2015,36(11):2149-2156.(in Chinese)

[8] Shabgard M R， Badamchizadeh M A， Ranjbary G，et al. Fuzzy approach to select machining parameters in electrical discharge machining (EDM) and ultrasonic-assisted EDM processes[J]. Journal of Manufacturing Systems, 2013, 32(1): 32-39.

[9] Sengottuvel P， Ratishkumar S， Dinakaran D. Optimization of multiple characteristics of EDM parameters based on desirability approach and fuzzy modeling[J]. Procedia Engineering, 2013, 64(4): 1069-1078.

[10] AsRarzadeh S， Ghoreishi M. Neural-network-based modeling and optimization of the electro-discharge machining process[J]. The International Journal of Advanced Manufacturing Technology, 2007, 39(5/6): 488-500.

[11] Joshi S N， Pande S S. Intelligent process modeling and optimization of die-sinking electric discharge machining[J]. Applied Soft Computing, 2011, 11(2): 2743-2755.

[12] Chen H R， Liu Z D， Huang R J，et al. Study of the mechanism of multi-channel discharge in semiconductor processing by WEDM[J]. Materials Science in Semiconductor Processing, 2015, 32: 125-130.

[13] Uno Y, Okada A, Okamoto Y，et al. Wire EDM slicing of monocrystalline silicon ingot[C]∥Proceedings of ASPE 2000 Annual Conference. Scottsdale, AZ, US: ASPE, 2000:172-175.

[14] Puertas I， Luis C J， Villa G. Spacing roughness parameters study on the EDM of silicon carbide[J]. Journal of Materials Processing Technology, 2005, 164/165(10): 1590-1596.

[15] Luis C J， Puertas I， Villa G. Material removal rate and electrode wear study on the EDM of silicon carbide[J]. Journal of Materials Processing Technology, 2005, 164/165(10): 889-896.

[16] Ojha N, Hoesel T, Zeller F，et al. Major parameters affecting the electric discharge machining of non-conductive SiC[C]∥Proceedings of the 10th International Conference on Multi-Material Micro Manufacture. Singapore: Reasearch Publishing Services, 2013:978-981.

[17] Ji R J，Liu Y H，Zhang Y Z，et al. High-speed end electric discharge milling of silicon carbide ceramics[J]. Materials and Manufacturing Processes, 2011, 26(8): 1050-1058.

[18] Yu B H， Lee H K， Lin Y X，et al. Study of wire electrical discharge machining for poly-silicon[C]∥Asian Symposium for Precision Engineering and Nanotechnology. Kokura, Japan: Asian Society for Precision Engineering and Nanotechnology, 2009: 170-174.

[19] Habib R S. Study of the parameters in electrical discharge machining through response surface methodology approach[J]. Applied Mathematical Modelling, 2009, 33(12): 4397-4407.

[20] 鞏亞東，孫瑤奚，劉寅.低速單向走絲電火花線切割鈦合金TC4表面粗糙度試驗研究與建模[J].兵工學報,2016,37(6):1058-1065. GONG Ya-dong,SUN Yao-xi,LIU Yin. Experimental investigation and modeling of three-dimensional surface roughness in LS-WEDM of TC4[J]. Acta Armamentarii, 2016,37(6):1058-1065.(in Chinese)

[21] Deb K，Pratap A，Agarwal S，et al. A fast and elitist multiobjective genetic algorithm: NSGA-II[J]. IEEE Transactions on Evolutionary Computation, 2002, 6(2): 182-197.

ExperimentalResearchandOptimizationofProcessParametersintheElectricalDischargeMachiningofMonocrystallineSilicon

XIN Bin1， LI Shu-juan1， LI Yu-xi2

(1.School of Mechanical and Instrumental Engineering， Xi’an University of Technology， Xi’an 710048， Shaanxi，China;2.Xi’an Modern Control Technology Research Institute, Xi’an 710065, Shaanxi, China)

TG661

A

1000-1093(2017)09-1854-08

10.3969/j.issn.1000-1093.2017.09.024

2017-01-05

國家自然科學基金項目(51575442)；陜西省自然科學基金項目(2016JZ011)；陜西省教育廳基金項目(2014SZS10-Z01)

辛彬(1984—)，男，博士研究生。E-mail：xinbin1227@163.com

李淑娟(1968—)，女，教授，博士生導師。E-mail：shujuanli@xaut.edu.cn