一種并發雙頻段數字預失真技術研究

張遠見++胡應添

【摘 要】為了提高并發雙頻段功放的數字預失真性能，對現有的二維記憶多項式（2D-MP）模型進行優化，提出一種2D-DDR模型，2D-DDR相比于2D-MP具有更好的建模精度和線性化性能，并且在實現過程中，通過將2D-DDR擴展成TM-2D-DDR模型，解決了現實中兩個頻段鏈路時延不一致的問題。實驗表明，TM-2D-DDR模型比現有的2D-MP模型線性化性能可改善2 dB以上。

【關鍵詞】數字預失真 并發 多頻 功率放大器

1 引言

隨著對5G研究的深入，并發多頻段無線傳輸技術受到了廣泛關注。根據ITU建議書，5G系統將支持高頻超大帶寬信號以滿足超高的峰值速率需求，結合中低頻段信號實現連續廣覆蓋、低時延高可靠性以及海量機器連接的通信能力[1]。受限于現有數字器件的采樣速率，超大帶寬信號可能需要分割成多個頻段，同時，現有的中低頻段資源也均比較分散。并發多頻段無線傳輸技術可以有效利用分散的5G頻譜資源，同時處理多路并發信號，為5G的實現提供有效技術支撐。與此同時，并發多頻段無線傳輸技術還可以用于多標準多制式系統的整合，實現無線系統的小型化、綠色化。

并發雙頻預失真技術作為并發多頻段無線傳輸中的關鍵技術，受到國內外學者的廣泛關注。單頻預失真的算法不能直接用于雙頻預失真[2]，因為兩個并發信號一起通過功放時，除了信號自身會產生交調，兩個信號之間還會相互作用，產生互調[3-4]。自身交調和相互之間的互調大小屬于同一個數量級[5]，無法忽略。典型的單頻段預失真算法只有一個頻段的信號作為輸入，無法描述兩個頻段之間的相互作用。并發雙頻預失真模型應該以兩個頻段的信號作為輸入，以補償兩個頻段之間的互調失真。

2D-MP（2D-Memory Polynomial，二維記憶多項式）模型[6]是將MP（Memory Polynomial，記憶多項式）模型[7]推廣到并發雙頻場景，模型增加了兩個頻段之間的相互交叉項，能同時補償自身交調和頻段間互調。但是MP模型的建模精度較低[8-9]，基于MP模型擴展的2D-MP模型也存在同樣的問題。

DDR（Dynamic Deviation Reduction，動態偏差截斷）模型是一種精度更高的功放模型[10]。本文對DDR模型進行了改進，將其擴展到并發雙頻模式，并引入時延差參數，得出基于DDR模型的并發雙頻數字預失真模型，通過實驗平臺驗證了其有效性。

2 并發雙頻數字預失真

2.1 單頻段DDR模型

DDR模型和記憶多項式（MP）模型類似，也是一種簡化Volterra級數模型[11]，對比MP，DDR模型精度更高，使用DDR模型進行DPD（Digital Pre-Distortion，數字預失真）可以取得更好的線性化性能。

DDR模型引入動態偏差，將過去時刻的信號分離成當前時刻的信號和一個動態偏差函數，動態偏差函數表達式為：

e（n， l）=x（n-l）-x（n） （1）

其中，x（n）是實時輸入的信號，x（n-l）是之前的輸入信號，e（n， l）表示兩個信號之間的偏差。

將公式（1）代入Volterra級數模型，可以將模型等效分離成靜態非線性分量ys（n）和動態非線性分量yd（n），表達式如公式（2）所示：

（2）

其中，vk為非線性階數為k時對應的靜態非線性特性系數，wk，r（l1， …， lr）為r階動態非線性特性系數，K為非線性項的階數，L是記憶深度。

結合實際情況，一般動態非線性分量會隨著階數的增高而迅速減少，通常情況下，為了取得建模精度與模型復雜度之間的平衡，會取“r=2”，得到的2階DDR模型如公式（3）所示：

（3）

其中，K是非線性項的階數，L是記憶深度，akl是非線性階數為k、記憶深度為l時對應的DDR模型系數。

DDR模型的第一項是一般記憶多項式項，即為MP模型；剩下3項是交叉項，用于描述當前信號與時延信號之間的相互作用。實際使用時，交叉項的階數與記憶深度通常要小于一般項的階數與記憶深度。

2.2 并發雙頻段2D-DDR模型

在并發雙頻模式下，頻率間隔“?ω=2ω”的功放雙頻輸入信號x（n）可以表示為：

（4）

其中，x1（n）是低頻段信號的復包絡，x2（n）是高頻段信號的復包絡，T是信號的采樣間隔。

將公式（4）代入公式（3），舍掉±ω以外的分量，并將同一頻點的分量合并，就能得到低頻段（-ω）和高頻段（ω）的輸出信號表達式，也就是2D-DDR模型。其中低頻段的輸出信號表達式為：

（5）

高頻段輸出信號的表達式為：

（6）

從2D-DDR模型可以看出，每個頻段附近的失真產物不僅包括該頻段信號自身產生的交調失真，還包括由于另一個頻段信號同時存在而產生的互調失真。

3 并發雙頻段2D-DDR模型實驗驗證

為了完成2D-DDR模型的預失真實驗，搭建了如圖1所示的并發雙頻DPD系統，其中x（n）、y（n）、z（n）分別表示基帶輸入信號、PA輸出信號和預失真信號。數字基帶信號板輸出兩路峰均比為7.5 dB的20 MHz LTE信號，然后射頻搬移至2 310 MHz和2 380 MHz，最后通過合路器進入GaN功放。

在實際應用中實現并發雙頻預失真時，發現由于電子器件精度或者信號處理問題，兩條鏈路之間存在數個采樣間隔的差距。設△tT1和△tT2為功放前鏈路的時延，△tR1和△tR2是反饋鏈路的時延，有高、低頻段信號進入功放前的時延差是△T=△tT2-△tT1，實測系統的時延差范圍在0～10個采樣間隔。endprint

為觀察時延對性能影響，對比實驗結果，如表1所示。其中，時延單位為采樣周期Ts，對于采樣率為307.2 MHz的系統，采樣周期Ts為3 ns，表格中成對給出了載波的低頻/高頻鄰道的功率比的結果（ACPR（Adjent Channel Power Rate，鄰信道功率比））。可見，并發雙頻段數字預失真算法對于兩個頻段之間進入功放前的時延（△tT1和△tT2）敏感，時延問題是實現并發雙頻預失真系統必須要解決的問題。

4 并發雙頻段TM-2D-DDR模型

為了解決時延對2D-DDR性能產生影響的問題，重新對實際進入功放的信號建模，如公式（7）所示：

（7）

?T是高、低頻段信號進入功放前的時延差。由于?T是一個較小的值，可以將x2（nT+?T）表示為x2（n）附近2J個采樣點的的線性插值[12]：

（8）

插值點數代表容忍的時延差范圍，使用2J個點插值表示可以容忍±J個采樣間隔內的時延誤差。將公式（8）代入公式（5）、（6）即可得到能夠容忍時延差的TM-2D-DDR預失真模型：

（9）

（10）

5 并發雙頻段TM-2D-DDR模型實驗驗證

對優化后的模型TM-2D-DDR再次進行對比實驗驗證。對比實驗中的2D-MP模型采樣參考文獻[13]，同時結合公式（6）進行時延容忍優化而得到TM-2D-MP模型。預失真器中的2D-DDR、2D-MP模型參數設置均為：一般項階數Kp=K=5，一般項記憶深度Lp=L=3，交叉項階數Kq=Kr-Ks=3，交叉項記憶深度Lq=Lr=Ls=2，時延容忍長度J=2。

表2列出了使用不同功放模型預失真后的線性化性能，圖4是不同功放模型預失真前后的頻譜圖。從實驗結果可見，2D-DDR模型比2D-MP模型具有更好的線性化性能，而引入時延參數優化的TM-2D-DDR模型性能最好，ACPR改善幅度達到18 dB左右。

6 結論

本文提出了一種基于DDR模型的并發雙頻DPD模型2D-DDR，并在實現的過程中發現時延差會對DPD性能產生影響，在2D-DDR模型的基礎上引入了時延差參數得到TM-2D-DDR模型。實驗結果表明，在相同的情況下，2D-DDR模型相對于2D-MP模型，建模精度更高，線性化性能更好。另外，由于雙頻系統中存在的時延差會顯著影響DPD性能，使用TM-2D-DDR模型可以很好地處理兩個頻段之間時延差的問題，優化DPD性能。

參考文獻：

[1] ITU. IMT Vision-Framework and Overall Objectives of the Future Development of IMT for 2020 and Beyond[R]. 2015.

[2] W Chen， SA Bassam， X Li， et al. Design and linearizationof concurrent dual-band doherty power amplifier withfrequency-dependent power ranges[J]. IEEE Transactionson Microwave Theory and Techniques， 2011，59（10）： 2537-2546.

[3] M Hui， TJ Liu， YE Yan， et al. Synchronization study ofdigital predistortion for concurrent dual-band RF poweramplifiers[J]. Journal of Microwaves， 2012，28（5）： 69-72.

[4] R Negra， A Sadeve， S Bensmida， et al. Concurrent dual-band class-F load coupling network for applications at 1.7 and .14 GHz[J]. IEEE Transactions on Circuits & Systems II Express Briefs， 2008，55（3）： 259-263.

[5] NT Bhatti， MA Hiltunen， RD Schlichting， et al. Digital Predistortion for Concurrent Dual-Band Transmitters Using 2-D Modified Memory Polynomials[J]. IEEE Transactions on Microwave Theory & Techniques， 2013，61（1）： 281-290.

[6] L Ding， Z Yang， H Gandhi. Concurrent dual-band digital predistortion[C]//IEEE MTT-S International Microwave Symposium Digest. Canada， 2012： 1-3.

[7] D R Morgan， Z Ma， J Kim， et al. A generalized memory polynomial model for digital predistortion of RF power amplifiers[J]. IEEE Transactions on Signal Processing， 2006，54（10）： 3852-3860.

[8] A Zhu， P J Draxler， J J Yan， et al. Open-loop digital predistorter for RF power amplifiers using dynamic deviation reduction-based Volterra series[J]. IEEE Transactions on Microwave Theory & Techniques， 2008，56（7）： 1524-1534.endprint

[9] D Mirri， G Luculano， F Filicori， et al. A modified Volterra series approach for nonlinear dynamic systems modeling[J]. IEEE Transactions on Circuits & Systems I Fundamental Theory & Applications， 2002，49（8）： 1118-1128.

[10] A Zhu， P J Draxler， C Hsia， et al. Digital predistortion for envelope-tracking power amplifiers using decomposed piecewise Volterra series[J]. IEEE Transactions on Microwave Theory & Techniques， 2008，56（10）： 2237-2247.

[11] A Zhu， J C Pedro， T J Brazil. Thomas. Dynamic Deviation Reduction-based Volterra Behavioral Modeling of RF Power Amplifiers[J]. IEEE Transactions on Microwave Theory & Techniques， 2006，54（12）： 4323-4332.

[12] S A Bassam， A Kwan， W Chen， et al. Subsampling feedback loop applicable to concurrent dual-band linearizationarchitecture[J]. IEEE Transactions on Microwave Theory & Techniques， 2012，60（6）： 1990-1999.

[13] G Yang， F Liu， L Li， et al. 2D orthogonal polynomials for concurrent dual-band digital predistortion[C]//IEEEMTT-S International Microwave Symposium Digest. USA， 2013. ★endprint