中壓機電驅動系統的SPWM脈沖調制方案設計

，

(許昌許繼風電科技有限公司，河南 許昌 461000)

中壓機電驅動系統的SPWM脈沖調制方案設計

王鵬，時春雨

(許昌許繼風電科技有限公司，河南 許昌 461000)

中壓型機電驅動裝置的脈沖調制技術較為復雜，需考慮死區、窄脈沖濾波等因素。提出一種新型正弦脈沖調制系統方案。采用FPGA設計SPWM的脈沖產生程序，提出新型的狀態循環算法產生三角載波、脈沖信號，并對調制波的邊沿比較進行了優化。同時，設計了4.5 kV IGBT的驅動板卡，給出了驅動芯片、驅動電路、濾波電路等方案。實驗測試表明，所述方案的死區、脈沖寬度均滿足中壓IGBT的性能指標。

正弦脈沖調制；死區；窄脈沖；驅動電路

0 引 言

目前，機電驅動領域對電力電子裝置的脈沖驅動系統要求越來越高。其中，正弦脈沖調制(sinusoidal pulse width modulation, SPWM)極為重要。中壓型IGBT驅動裝置具有電壓等級高、功率大的優點，但其開通、關斷時間較長，調制技術較為復雜。對于半橋型低壓IGBT結構，死區通過驅動芯片即可完成，不必使用現場可編程門陣列(FPGA)去處理。但對于T型三電平、多電平等非對稱的中壓IGBT拓撲[1]，死區無法通過驅動芯片設計，只能通過FPGA算法來設計。

現有文獻對FPGA設計死區、窄脈沖的研究較少。文獻[2-3]研究了FPGA的SPWM調制方案，給出了SPWM的算法原理，通過設計FPGA的通信、三角載波比較模塊得到可調脈沖源。但其局限于低壓IGBT的設計，未研究死區、窄脈沖的處理。文獻[4]設計了一種死區處理方法，但未考慮三角載波、調制波在階梯波邊沿比較發生窄脈沖的情況，此窄脈沖加死區后會引起脈沖失真。且其延時參數選型較小，不適用于中壓IGBT的調制。

下面提出一種新型中壓IGBT SPWM調制系統，包括FPGA的軟件設計、IGBT的硬件驅動板卡設計。給出了FPGA軟件流程圖、驅動板卡電路圖等。對50 Hz正弦調制波的測試表明，脈沖寬度、死區時間、諧波特性均較為理想。

1 中壓驅動系統的脈沖調制原理

1.1 SPWM調制原理

圖1 全橋型拓撲的單極性SPWM調制

對于三電平、多電平拓撲的調制方案，均可等效成以SPWM調制為基礎的擴展[5]，其脈沖仍存在互補型PWM脈沖。因此，以全橋IGBT結構為研究基礎，見圖1。其中：Vab為調制輸出的交流側電壓;Vdc為直流電壓;vc為控制系統的參考調制波;vtri為三角載波。

單極性SPWM的原理如下：1)在vc正半周內，當調制波vc大于三角波vtri時，輸出Vdc電平；反之則輸出零電平。2)vc負半周采用同樣的調制方法，并進行倒相操作。3)相電壓Vab為在Vdc和-Vdc間跳變的脈沖波，載波頻率ftri與調制波頻率fc之比為載波比Nf。

目前，國內外各廠家的中壓IGBT電壓等級為3.3 kV、4.5 kV、6.5 kV幾種類型，其結構包括壓接式、焊接式兩種類型。由表1可見，中壓IGBT的開通、關斷時間較長，是低壓IGBT的2～5倍甚至更長。通過計算中壓IGBT的損耗，實際產品的開關頻率通常較低，一般選擇1 kHz左右[6]，這也要求避免產生較窄的脈沖。總之，中壓IGBT調制技術要求具有較大的死區和脈沖寬度。

表1 不同電壓等級的IGBT參數表

表1中，IGBT1為東芝的ST1500GXH24，額定電壓4.50 kV，采用壓接式封裝。IGBT2為英飛凌的FZ1500R33HE3，額定電壓3.3 kV，采用焊接式封裝。IGBT3為英飛凌的FF1000R17IE4，額定電壓1.7 kV，采用焊接式封裝。

1.2中壓SPWM調制系統總體方案

以表1中的IGBT1為研究對象，給出了SPWM調制系統的總體設計方案，見圖2。

圖2 SPWM調制系統的總體方案

圖2中，主控板采用DSP+FPGA結構；每個IGBT采用單獨的驅動板，每個驅動板具有一收一發光纖。DSP負責進行調制波vc的產生，完成控制、邏輯方案的操作；FPGA負責接收調制波、產生三角波，最終計算出PWM脈沖；驅動板接收FPGA光纖信號，并將光信號轉化為驅動電壓信號。上位機界面可對調制波進行設置，并設置啟停命令。

2 FPGA的軟件方案

圖3為FPGA軟件方案示意圖，操作如下：

1)進行時鐘分頻處理，產生兩路互補的高精度的三角載波信號，接收DSP的正弦調制波信號vc。

2)利用狀態循環算法進行調制波、三角載波的比較，產生初步的PWM調制信號。如圖1所示，S1/S2互補，S3/S4互補。

3)施加死區、窄脈沖濾波處理，進行故障檢測。

驅動板卡的功能如下：

1)接收4路光纖信號，將其轉化為電壓信號供給驅動芯片；輸出門極±15 V的高低電平驅動。

2)濾波電路對IGBT的Vce進行檢測，并與驅動芯片進行信號交互。同時，處理退飽和、過流等故障。

圖3 FPGA軟件方案示意圖

2.1三角載波的編程實現

采用“狀態循環算法”實現三角載波的發生，其VHDL程序實現的狀態機如圖4、圖5所示。

圖4 三角載波示意圖

圖5 三角載波生成的狀態循環算法

圖4中，三角波的頻率為250 Hz，計數器計數時鐘為100 MHz，每8個計數時鐘計數器TRICOUNTER增加1，三角載波的峰值理論計數值為25 000(61A8)。當出現正弦波的負半軸時，調制波及三角載波整體往上偏移25 000。

圖5中，計數器存在幾種狀態字的變換。在計數器TRICOUNTER加到峰值25 000時，則每8個計數時鐘三角載波計數器開始減1，等到三角載波計數器的值減到0時，三角載波計數器的值再增加。當存在持續的使能信號時，三角載波計數器會重復0～6的狀態，實現循環的載波信號輸出。

2.2調制波與三角載波比較的編程實現

圖6 調制波與三角載波比較的狀態循環算法

圖6中，采用“狀態循環算法”實現調制波、三角載波比較。正弦調制波是數字化的階梯波。如果在階梯波切換的邊沿發生了三角載波的相交，則會出現較窄的脈沖。窄脈沖經死區處理后容易造成脈沖失真。

這里提出了狀態循環算法，利用正弦波在一個三角載波周期只相交兩次的原理，進行改進：1)三角載波、調制波第1次相等時，保持該調制波固定，防止出現階梯變化；2)此后，當檢測到三角載波大于調制波的最大限幅時，再更新調制波，允許第2次相交；3)第2次相交后仍保持調制波固定，防止其出現階梯變化。

2.3死區設置的編程實現

由于中壓IGBT器件的關斷延時通常比低壓器件較長，在設置死區時，需考慮關斷延時。圖7中，結合東芝ST1500GXH24的技術參數，并參考外圍驅動電路的實驗測試，最終確定死區時間為20 μs。在圖1中，死區應設置在S1/S2、S3/S4之間。

圖7 死區設置原理圖

圖8 死區設置的程序流程圖

圖8中，變量如下：

1)SIGIN，std_logic輸入；

2)CLK_1M，std_logic工作時鐘50 MHz；

3)SIGOUT，std_logic輸出信號。

圖8還要考慮最小脈寬的選擇，一般最小脈沖寬度不小于死區，并通過IGBT的熱損耗仿真等確定最小脈沖為20 μs。為了提高精度，死區的檢測周期為SIGCOUNTER2=1 500，即30 μs處理一次死區，這樣經過死區處理后的脈沖最小為10 μs。經過死區處理后，仍有可能產生小于20 μs的脈沖。因此，還要做20 μs的最小脈沖濾波處理。

2.4故障處理軟件設計

FPGA需要對IGBT的故障進行檢測，以保證及時的閉鎖脈沖處理[7]。故障處理主要分為兩類：一類是驅動板卡傳輸的驅動故障；另一類則是驅動板卡的電源故障，如圖9所示。當判定故障后進行封鎖脈沖操作；當系統復位有效時，所有故障均要清零。

3 IGBT的驅動板卡硬件設計

對于4.5 kV IGBT，采用了單獨的驅動板卡控制單管IGBT。每個IGBT的驅動板卡如圖10所示。該圖包括光纖接口電路、驅動芯片、門極驅動電路、濾波電路等。

圖9 故障處理程序流程圖

(a)光纖接口電路

(b)驅動芯片與驅動電路圖10 驅動板卡電路圖

圖10中，光纖接口電路接收FPGA的輸入PWM信號。驅動芯片采用concept公司的驅動芯片1SC0450。其中，SO為FPGA的光纖信號轉化的輸入電平；Vce為IGBT的輸出電壓檢測，其外接有濾波電路；GH與GL為門極驅動電壓輸出，即±15 V；該芯片會對退飽和、過流等故障進行檢測。

4 實驗驗證

4.1實驗電路

按照圖11搭建了實驗系統，參數如下：直流電壓源Vdc=1 kV；設計DSP的中斷頻率為2 kHz，用于產生50 Hz正弦調制波，幅值0.5；三角載波vtri頻率為250 Hz;死區時間設為20 μs；最小脈寬設為20 μs。

圖11 SPWM調制實驗電路

當直流電壓穩定后，對S1/S2管的死區、互補脈沖進行測試，并測試交流側輸出的SPWM電壓。最后，利用泰克示波器匯總實驗波形。

4.2實驗結果

圖12 FPGA中的調制波與三角載波信號

采用DA數模轉換電路，將FPGA的數字量信號轉化為電壓信號，輸出到示波器。其中，1 V代表數字量的幅值為1。

圖12中，單極性調制的正弦調制波與正半周的三角載波進行比較，根據比較結果產生PWM脈沖信號。由于三角載波的頻率高于正弦波，正半周共產生5次相交。

圖13中，由于S1、S2兩管互補，因此Vge1、Vge2應在±15 V之間互補切換，并設置死區20 μs。由于外圍驅動電路、雜散電感的影響，IGBT的開通時間比技術手冊中的時間長，約為4 μs；關斷過程也較長，約為16 μs。可見，脈沖的死區時間約為a、b間隔20 μs，能夠滿足開通、關斷技術要求。

圖13 加入死區的S1、S2門極驅動電壓波形

圖14 交流側輸出的SPWM脈沖電壓

圖14為全橋電路輸出的SPWM脈沖電壓。可見，連續開關動作時，單極性調制的脈沖Vab與正弦調制波vc的變化趨勢基本一致。由于三角載波的頻率較低，在每個正弦波的半周共對應5個脈沖高電平。該輸出脈沖的正負電平切換平滑，且無20 μs之下的窄脈沖，滿足中壓IGBT的性能要求。

5 結 語

針對中壓驅動系統的IGBT技術特性，設計了一種新型SPWM調制系統方案。對各廠家的中壓IGBT

參數特性進行了對比，指出其對死區、開關頻率要求較為嚴格。采用FPGA設計PWM信號算法，具有實時性高、軟件設計靈活的優點。自主設計了IGBT的驅動板卡，驅動芯片采用了concept產品，其綜合性能較為理想。所設計的SPWM調制系統可廣泛應用于機電驅動、發電、自動化等領域。

[1] 陳根，王勇，蔡旭. 兆瓦級中壓風電變流器的新型串聯混合三電平NPC拓撲[J]. 中國電機工程學報，2013，33(9)：48-54.

[2] 王海霞，曾成，伍萍輝. 基于FPGA的高頻整流SPWM波形發生器[J]. 電測與儀表，2013，50(1)：94-97.

[3] 曹陽，凌志斌，馬勤冬，等. 基于FPGA的載波移相PWM發生器設計[J]. 電氣傳動，2014，44(7)：19-23.

[4] 竇亞力，喬海強，錢帆，等. 基于OMAPL138+FPGA的多路PWM發生器設計及應用[J]. 電測與儀表，2016，53(14)：124-128.

[5] 李寧，王躍，王兆安. 基于雙調制波的三電平 NPC 變流器載波調制策略[J]. 電網技術，2014，38(3)：707-714.

[6] 黃偉煌，胡書舉，許洪華. 中點鉗位型中壓三電平風電變流器的損耗分析[J]. 電力系統自動化，2014，38(15)：65-70.

[7] 劉建平，侯凱，李偉邦，等. 串聯IGBT保護模塊設計和故障診斷分析[J]. 電氣傳動，2015，45(10)：76-80.

Sinusoidal pulse width modulation (SPWM) technology of medium-voltage mechanical and electrical drive system is complex, and it needs considering the factors such as dead zone, narrow pulse filter. A new modulation system scheme is proposed. The FPGA is used to design the pulse generation program. The state machine cycle algorithm is also proposed to generate triangular carrier and impulse signal, and the edge of the modulation wave is optimized. At the same time, the driver board of 4.5 kV IGBT is designed, which contains the drive chip, drive circuit and filter circuit. Experimental tests show that the dead zone and pulse width of the proposed modulation system meet the performance index of medium-voltage IGBT.

sinusoidal pulse width modulation; dead zone; narrow pulse; drive circuit

TH39

：A

：1003-6954(2017)04-0082-05

2017-02-20)

王 鵬(1985)，助理工程師，研究方向為風力發電機組工藝設計與開發； 時春雨(1983)，助理工程師，研究方向為風力發電機組工藝設計與開發。