帶有源負載的差分式放大電路共模增益分析

2014-02-28 10:07:34鄧天平

教育教學論壇 2014年43期

張林，鄧天平

（華中科技大學電信系，湖北武漢 430074）

帶有源負載的差分式放大電路共模增益分析

張林，鄧天平

（華中科技大學電信系，湖北武漢 430074）

為探究運算放大器高共模抑制比的緣由，本文對帶有源負載的源極耦合CMOS差分式放大電路的共模增益進行了詳細分析，采用完整小信號等效電路方法推導出了其增益表達式，并通過PSpice仿真驗證了結果的正確性。

有源負載；差分式放大電路；共模電壓增益

集成運算放大器以其具有高增益、高共模抑制比和低漂移等諸多優點廣泛用于模擬信號的放大與處理電路中。而運算放大器的高共模抑制比主要取決于構成其第一級的差分式放大電路，該電路通常是帶有源負載的差分式放大電路，因此弄清楚有源負載差分式放大電路的共模增益，對理解運放高共模抑制比有極大幫助。由于帶有源負載的差分式放大電路分析相對復雜，所以國內多數教材少有涉及[1]-[5]，只有個別教材含有這部分內容[6]，且重點討論的是差模增益，采用的方法是簡化的單邊小信號等效電路分析法（半電路法），對共模增益關注不夠，讀者不太理解高共模抑制比是如何獲得的。因此，本文對有源負載差分式放大電路的共模增益進行了較詳細地分析，以便說明運算放大器具有高共模抑制比的緣由，以期對學習這部分內容的讀者有所幫助。鑒于MOS工藝已成為半導體器件的主流工藝，所以這里僅以MOS管構成的差分式放大電路為例進行分析，BJT差分式放大電路的分析與此類似。

1 共模增益

MOS管構成的一種典型的差分式放大電路如圖1所示，該電路也稱為帶有源負載的源極耦合CMOS差分式放大電路。其中T1、T2是差分對管，T3和T4組成的鏡像電流源作為T1、T2的漏極有源負載。由于T1、T2是NMOS管，T3、T4是PMOS管，所以電路也稱為CMOS（Complementary MOS）差分式放大電路。圖1虛線框中所示的T5～T8組成另一組直流鏡像電流源，它為差分式放大電路提供靜態偏置，由T8漏極看進去的電阻為電流源的動態電阻ro（=rce8），其中T5～T7用來建立基準電流IREF。

圖1 帶有源負載的源極耦合CMOS差分式放大電路

圖2 共模輸入時的小信號等效電路

當輸入共模信號時，圖1電路的完整小信號等效電路如圖2所示，有vi1=vi2=vic。可列出d1（d3）、d2（d4）和s1（s2）3個節點的KCL

電路對稱情況下有vgs1=vgs2=vic-vs，vgs4=vgs3，rds1=rds2，rds3=rds4，并且假設gm1=gm2=gm3=gm4=gm，可得共模電壓增益

盡管式（1）分子乘積項中第一部分很小，但它對共模電壓增益起著決定性作用，所以不能將其簡單近似為0。根據式（2），式（1）可近似為

如果繼續有gmrds2＞＞1，則式（3）可進一步近似為

由此可見，增大源極電流源的動態電阻ro，將減小共模電壓增益，這與基本差分式放大電路（漏極是電阻負載）的影響趨勢是一致的。

2 仿真驗證

為簡單起見，圖1電路中MOS管T1～T4、T8相關參數取值相同，如表1所示。調整T5～T7相關參數，設置電路靜態工作點如表2所示，在此靜態工作點下進行電路仿真（MOSFET采用Level=1模型）。

輸入共模電壓時的PSpice仿真結果如圖3所示，得到共模電壓增益Avc2≈-5.96×10-4。由表2第一組靜態工作點下的gm和rds2值可知滿足gmrds2＞＞1，所以按照式（4）計算得Avc2≈-5.92×10-4，與仿真結果一致，而且獲得小于10-3的共模增益也非常容易。說明該電路不僅可以獲得比基本差分式放大電路（漏極帶電阻）更高的差模增益[6]，而且也有更低的共模增益，也就意味著它很容易獲得高共模抑制比。