24 GHz CMOS功率放大器芯片設計

彭 娜，謝蓉芳，陳 珂，吳風松，葉 松

(成都信息工程大學 通信工程學院，四川 成都 610225)

?

24 GHz CMOS功率放大器芯片設計

彭 娜，謝蓉芳，陳 珂，吳風松，葉 松

(成都信息工程大學 通信工程學院，四川 成都 610225)

24 GHz頻段在車載雷達和無人機方面應用廣泛，但面臨著提高集成度、降低成本的挑戰，而CMOS毫米波芯片因其成本低和易于系統集成的優點，在毫米波通信系統的應用中占據著越來越重要的地位。因此提出一種基于CMOS工藝的24 GHz功率放大器芯片的設計方法，包括24 GHz 功放芯片的應用，以及有源器件的版圖對其特征的影響及設計，給出了CMOS毫米波無源器件的特征及建模設計，最后對無源與有源器件進行了聯合仿真，得到一個PAE為17%、Pout為10.7 dBm的單級24 GHz功率放大器芯片。

毫米波集成電路；功率放大器；CMOS；雷達

0 引言

24 GHz頻段是車載雷達和無人機應用的主流頻段。當前，毫米波雷達系統以其抗物理環境依賴性的優勢在主流汽車產業應用廣泛，但多采用國外毫米波雷達傳感器，雷達產業被國外廠商控制著。國內來看，國內還沒納入整個全球雷達統計的范疇，但這兩年起步較快，各雷達廠商數量不會低于20家，對自主可控的研究迫在眉睫[1]。

功放是毫米波雷達系統射頻部分的重要器件，其性能對整個雷達系統起著關鍵作用，現階段的毫米波雷達系統的射頻部分大多使用化合物工藝如GaAs、SiGe來達到較好的性能，但是集成度不高，而CMOS工藝是提高系統集成度的最佳選擇。隨著深亞微米和納米CMOS工藝的成熟,設計和實現低成本的毫米波CMOS集成電路已成為可能[2]，CMOS工藝線長度不斷減少，從0.25 μm、0.18 μm，到40 nm、28 nm以及到被極為看好的16 nm。使得工藝的截止頻率Ft能達到數百GHz，為毫米波電路設計提供極為良好的設計基礎。本芯片設計采用某工藝廠商40 nm Low Power CMOS 工藝實現， CMOS 工藝除了相較于SiGe等工藝的低成本及整系統集成(full system integration)等優勢外還有相對穩定的技術支持，從而受到業界的歡迎，在CMOS毫米波芯片技術領域，國內的研究相比國外處于相對落后的階段[3]。因為CMOS工藝有著襯底損耗大，輸出功率低的缺點，對毫米波電路設計提出了巨大的挑戰，主要體現在需要采用全電路三維電磁場仿真，對電感及信號連線進行電磁場仿真，根據電路的特點優化版圖的結構，從而減少損耗提高電路效率，結合Cadence進行聯合仿真[4]。

1 功率放大器的基本結構

功率放大器基本的結構有共源結構、共源共柵和差分結構3種，如圖1所示。

圖1 功率放大器的基本結構

共源結構的噪聲性能較優，并且在功放電路中有較低的電壓供電、較高的效率和較好的線性度。相對于共源結構，共源共柵結構可以很好地隔離輸入與輸出信號，能夠提高電路的增益，提高穩定性，對匹配的設計也有一定的幫助[5-6]。 差分工作的電路有更強的環境噪聲抗干擾能力，提高可得到的最大輸出電壓擺幅，擁有更高的線性度，差分電路的眾多優點使其廣泛用于放大器特別是功率放大器的設計，電路設計使用共源結構來得到更高的效率和線性度。

2 24 GHz CMOS有源器件版圖設計

因為CMOS 工藝晶體管較低的截止頻率Ft限制了其所能達到的最大增益，比如在24 GHz 頻率處，40 nm CMOS工藝中晶體管的最大增益(Gmax)僅僅只有 15 dB 左右，如何改進電路結構以提高晶體管在毫米波頻段的增益是 CMOS 功率放大器設計的又一挑戰[5]。毫米波電路由于高工作頻率，有源器件的Ft和Fmax對電路性能的影響很大，有源器件的版圖結構，包括有源器件本身的版圖，即柵指數目、柵指寬度的選擇及引出連接線的結構，有源與無源之間的互連線必須當作傳輸線來考慮[5]。確定好柵指數目和寬度，對于固定的偏置電流，Ft是固定的，Fmax會隨著柵指寬度變化，采用多柵指數，小柵指寬度能提高Fmax。柵漏電容和柵極電阻對Fmax的影響最大，在優化連接線時應最大限度地減少這兩個值，源極電阻和柵漏寄生電容的優化，提升MSG(最大穩定增益)[7-8]。本設計有源器件的版圖如圖2所示，有源器件柵極與M3連接，從M3打孔到TM1引出，采用過孔的結構目的是減少寄生電阻。源極需要通過較大電流，則需要足夠的金屬寬度來承載電流，可根據具體電路來確定金屬厚度，源極用M4、M2和M1連接到地，繞有源器件一周，這樣做既有足夠的金屬寬度及厚度通過電流又能減少非對稱。漏極從M2往上層金屬打孔到M8引出，用TM1連接然后打孔到頂層金屬MTT2，增加金屬厚度能減少寄生電阻，通過較大電流，且有利于無源器件的連接。

為了能得到更好的性能，在高級設計系統(Advanced Design System，ADS)仿真工具中通過Loadpull仿真和MAXGAIN仿真，考慮AM-AM和AM-PM的值，以及MOS管的FT和FMAX，多次仿真、修正MOS 管參數，有源器件模型參數選擇20*8為最佳，其偏置為Vd1.1 V、Vg0.75 V，單路功放在功率級輸入為 0 dBm功率時，最大輸出功率為12.5 dBm。

圖2 有源器件的版圖

3 CMOS毫米波無源器件及匹配網絡設計

CMOS工藝廠家工藝庫中的無源器件電感、電容適用于一定的頻率范圍，工作頻率在毫米波段的無源器件需要建模設計[9]，圖3為CMOS毫米波電路設計常用到的無源器件電感、電容、變壓器以及帶屏蔽層的差分傳輸線的結構。電路中的電感、電容的選擇考慮到電容的Q值在高頻段變低的現象，一般以20 GHz為界，20 GHz 以上采用電感耦合。

圖3 CMOS毫米波無源器件

在毫米波頻段，連接線必須看成是分布系統即傳輸線。傳輸線能實現高精度小電感值的電感，并且其品質因數能達到20左右，可以滿足阻抗匹配、扼流及諧振回路等要求[10]。毫米波電路常常大量使用傳輸線用于阻抗匹配及信號傳輸。通常，傳輸線的面積較大，相比于其他器件占用芯片更大的比重，會進行彎曲處理，以減小芯片面積[11]。作為阻抗匹配和信號傳輸的傳輸線要盡可能短，寄生耦合效應隨著工作頻率的提高而愈加顯著，合理布局顯得尤為重要，每一部分的無源器件都要經過大量時間的電磁仿真優化。

無源器件建模使用3D電磁仿真工具HFSS和Momentum仿真工具對比驗證，其設計的方法是在這2種工具中，建立工藝的襯底及介質等模型，用頂層金屬來設計源器件的結構，通過改變這些無源器件的結構，優化得到所需要的指標。本設計的扼流電感用頂層金屬來實現，結構為八邊形，通過改變線寬和半徑來優化其性能。LC匹配網絡，電感用螺旋結構。

4 版圖設計及仿真

電路性能有源器件經過優化，同時無源器件在電磁仿真工具中經過建模優化，需要將有源和無源部分整合起來，才能得到整個電路的性能。無源部分經過電磁仿真之后生成S參數，這個結果包含了整個無源部分的Z、Y參數[12]，將之導入到schematic中結合有源器件仿真，如圖4所示，有源與無源之間的互連線，在無源器件建模時考慮進去，處理不好會導致頻率的偏移，偏置線用λ/4走線可以防止微波信號泄露。無源部分仿真優化之后，將電磁仿真工具中優化后的無源部分在Cadence Virtuoso layout中畫出來，PAD部分包括GSG PAD和供電PAD，由頂兩層金屬和AL構成，測試時信號用探針從GSG PAD引入。圖4為24 GHz單級功放芯片的版圖，單級功放芯片的飽和輸出功率為10.7 dBm，功率附加效率PAE為17%，增益為9 dB，如圖5所示。

圖4 24 GHz功功率放大器芯片版

(a)小信號

(b)大信號圖5 電路的大小信號性能

5 結束語

詳細介紹了CMOS毫米波芯片設計的流程及版圖考慮，包括設計工藝的選擇依據，有源器件的版圖需要考慮的問題，無源器件的建模仿真和版圖考慮，最后介紹了無源器件和有源器件的整合仿真，以及基于整個流程設計的24 GHz單級功放芯片的設計以及其性能。毫米波電路設計的過程是不斷地優化與權衡的過程，整個過程繁瑣復雜，需要反復調整多次，無源器件需要經過不斷的電磁仿真優化，直到電路達到最好的性能。

[1] 趙青暉. 毫米波雷達技術及應用大解析(2016-12-12)[DB/OL]. http://www.leiphone.com/news/201612/owHDk93xVS9g1gUC.html.

[2] 夏立誠,王文騏,祝遠淵.毫米波CMOS集成電路的現狀與趨勢[J].半導體技術,2007,32(3):23-24.

[3] 陳波.基于CMOS工藝的毫米波發射機芯片設計[D].上海：華東師范大學，2016.

[4] 曹佳.基于CMOS工藝的微波毫米波集成電路關鍵技術研究[D].南京：東南大學，2014.

[5] 黃鵬.基于CMOS工藝的變壓器耦合毫米波功率放大器芯片設計[D].成都：電子科技大學，2014.

[6] 李智群.射頻集成電路與系統[M].北京:科學出版社,2008.

[7] Di Xianzhao,Patrick R.CMOS 60-GHz and E-band Power Amplifiers and Transm-itters [M].Switzerland: Springer,2015.

[8] Ali M N,Hossein H. mm-Wav-e Silicon Technology 60 GHz and Beyond[M].NEW YORK:Spinger Science + Business Me-dia,2008.

[9] 陳林輝.60 GHz CMOS發射機的設計與實現[D].南京：東南大學，2015.

[10]郭開喆.60 GHz CMOS 功率放大器設計[D].成都：電子科技大學，2013.

[11]黃映乾.基于CMOS技術的60 GHz毫米波功率源研究[D].杭州：浙江大學，2012.

[12]William R E. S-Parameter-Based IC Interconnect Transmission Line Characterizati-on[C]∥IEEE J. Transactions on Components,Hy-brids and Manufacturing Technology,1992:483-485.

Design of 24 GHz CMOS Power Amplifier Chip

PENG Na,XIE Rong-fang,CHEN Ke,WU Feng-song,YE Song

(College of Communication Engineering,Chengdu University of Information Technology,Chengdu Sichuan 610225,China)

24 GHz frequency band is widely used in vehicular radar and unmanned aerial vehicle(UAV),but it’s use at present faces the challenges of improving integration and lowering cost. The CMOS millimeter wave integrated circuit(IC) is becoming more and more important in the application of millimeter wave communication systems because of its merit of lower costs and high system integration. This paper presents a CMOS IC design of 24 GHz power amplifier,including the impact of layout design on the active device performance. The approach of the whole circuit simulation with dynamic link including passive and active devices is illustrated with an example design of 24 GHz power amplifier which achieves PAE of 17% and Pout of 10.7 dBm. This is the best performance in similar works.

millimeter wave integrated circuit; power amplifier; CMOS; radar

2017-05-09

彭 娜(1990—)，女，碩士研究生，主要研究方向：微波集成電路設計。葉 松 (1967—)， 男， 教授，主要研究方向：射頻微波集成電路設計。

10. 3969/j.issn. 1003-3114. 2017.05.18

彭娜，謝蓉芳，陳珂，等.24 GHz CMOS功率放大器芯片設計[J].無線電通信技術,2017,43(5):82-85.

[PENG Na,XIE Rongfang,CHEN Ke,et al. Design of 24 GHz CMOS Power Amplifier Chip [J]. Radio Communications Technology,2017,43(5):82-85.]

TN454

A

1003-3114(2017)-05-82-4