基于ADS的鎖相頻率合成器仿真

王 鋒 劉鵬遠(yuǎn) 李 兵

（軍械工程學(xué)院四系，河北石家莊 050003）

基于ADS的鎖相頻率合成器仿真

王 鋒 劉鵬遠(yuǎn) 李 兵

（軍械工程學(xué)院四系，河北石家莊 050003）

現(xiàn)代電子裝備中的復(fù)雜頻率源都是通過(guò)頻率合成技術(shù)來(lái)實(shí)現(xiàn)，而性能良好的頻率合成系統(tǒng)是順利實(shí)現(xiàn)頻率合成的工程基礎(chǔ)，在實(shí)際合成器電路中，相位噪聲、雜散分量等影響因素的出現(xiàn)是不可避免的，既降低電路穩(wěn)定性，輸出結(jié)果也不理想，嚴(yán)重情況可導(dǎo)致系統(tǒng)故障。因此，有必要在已有實(shí)際電路的基礎(chǔ)上構(gòu)建合成系統(tǒng)概念圖，根據(jù)合成目標(biāo)信號(hào)的特點(diǎn)，添加測(cè)試目標(biāo)和項(xiàng)目，對(duì)鎖相環(huán)頻率合成器的電路系統(tǒng)進(jìn)行優(yōu)化設(shè)計(jì)，運(yùn)用ADS2011對(duì)電路進(jìn)行仿真，通過(guò)仿真軟件建立相關(guān)電路模型，借助多種測(cè)試元件對(duì)相關(guān)參數(shù)的觀測(cè)來(lái)找出優(yōu)化點(diǎn)進(jìn)行電路優(yōu)化，仿真模擬實(shí)際的信號(hào)合成過(guò)程，改善實(shí)際電路的穩(wěn)定性和可用性。

鎖相環(huán) 頻率合成器 ADS 仿真

AbstractIn the modern electronic equipment complex frequency source is achieved by frequency synthesis technology.Good performance of frequency synthesis system is the engineering foundation of realizing frequency synthesis.In actual synthesizer circuit，the emergence of the influencing factors such as phase noise and spurious components is inevitable.It reduces the stability of the circuit，and the output is not ideal.If it is severe it can lead to system failure.It is necessary on the basis of the actual circuit compose the system concept map.According to the characteristics of the target signal，add test objectives and projects，optimization design the phaselocked loop frequency synthesizer circuit system.Use the ADS2011 to simulate the circuit and establish the relevant circuit model.Find out the optimal point and optimize circuit by observing related parameters based on a variety of test components.Simulation of the actual signal synthesis process，improve the stability and availability of the actual circuit.

Key wordsPLL Frequency SynthesisADS Simulation

1 引言

鎖相環(huán)頻率合成方法是一個(gè)基于相位誤差的閉環(huán)自動(dòng)控制系統(tǒng)。通過(guò)比較參考激勵(lì)信號(hào)與壓控振蕩器分頻后輸出信號(hào)的相位差，形成相位反饋控制信號(hào)，通過(guò)負(fù)反饋，迫使輸出信號(hào)逼近期望信號(hào)，最終實(shí)現(xiàn)輸出頻率的穩(wěn)定。這種方案具有良好的窄帶頻率跟蹤特性。鎖相環(huán)電路主要由鑒相器（PD）、環(huán)路濾波器（LPF）、壓控振蕩器（VCO）、分頻器（Div）四個(gè)基本部件組成。

鎖相環(huán)頻率合成系統(tǒng)具有以下主要技術(shù)指標(biāo)：

1）頻率準(zhǔn)確度。反映實(shí)際輸出信號(hào)頻率與標(biāo)稱(chēng)輸出頻率之差，一般由分頻數(shù)N與頻率參考源決定；

2）頻率穩(wěn)定度。指在一定的時(shí)間區(qū)間內(nèi)，頻率發(fā)生相對(duì)變化的程度，參考頻率源是影響這項(xiàng)指標(biāo)的主要因素；

3）頻率范圍。即鎖相環(huán)頻率合成系統(tǒng)輸出信號(hào)的頻率范圍。該項(xiàng)指標(biāo)由VCO的頻率范圍以及鎖相環(huán)芯片內(nèi)的分頻器性能共同決定；

4）跳頻時(shí)間。指鎖相環(huán)系統(tǒng)輸出信號(hào)從一個(gè)頻率切換到另一個(gè)頻率過(guò)程中，輸出信號(hào)從突變到重新形成穩(wěn)定狀態(tài)所需要的時(shí)間，也稱(chēng)為頻率轉(zhuǎn)換速度。影響鎖相環(huán)頻率合成器頻率轉(zhuǎn)換速度的主要因素是環(huán)路濾波器LPF的帶寬，即LPF的帶寬越寬，跳頻的時(shí)間越短，速度越快，而LPF的帶寬如何選取又由其上一級(jí)鑒相器的鑒相頻率決定。因此，要折中這一系統(tǒng)矛盾，只有盡量選取低噪聲器件，根據(jù)指標(biāo)要求，優(yōu)化選取適當(dāng)?shù)沫h(huán)路帶寬，才能獲得穩(wěn)定的信號(hào)質(zhì)量和滿意的跳頻速度；

5）頻譜純度。指輸出信號(hào)的頻譜與理想標(biāo)準(zhǔn)信號(hào)的接近程度，該指標(biāo)以輸出信號(hào)的相位噪聲和寄生雜散來(lái)衡量，帶內(nèi)相位噪聲主要的來(lái)源是頻率參考源、電荷泵和鑒相器PD，而帶外相位噪聲主要受壓控振蕩器VCO影響。

鎖相環(huán)合成器中的噪聲包括頻率源噪聲、PD觸發(fā)噪聲、LPF噪聲、VCO開(kāi)環(huán)噪聲、Div的觸發(fā)噪聲等。對(duì)于參考頻率源、鑒相器以及分頻器的相位噪聲，鎖相環(huán)的濾波特性主要體現(xiàn)為低通特性。相反，對(duì)于壓控振蕩器，鎖相環(huán)路體現(xiàn)為高通濾波特性。

2 設(shè)計(jì)方案

由于基于電荷泵結(jié)構(gòu)的鎖相環(huán)在頻率鎖定或接近鎖定時(shí)可近似等效為一個(gè)線性的反饋系統(tǒng)，因而在鎖相環(huán)芯片中，鑒相器輸出通常是采用基于電荷泵結(jié)構(gòu)，本研究就以電荷泵結(jié)構(gòu)來(lái)設(shè)計(jì)鎖相環(huán)電路，更利于參數(shù)的測(cè)量與分析。圖1為電荷泵鎖相環(huán)系統(tǒng)結(jié)構(gòu)。

設(shè)置鎖相環(huán)系統(tǒng)仿真電路預(yù)定的電路指標(biāo)為：

1）VCO輸出頻率：（900±10）MHz；

2）VCO 相位噪聲：優(yōu)于-75dBc/Hz@1kHz，-110dBc/Hz@100kHz；

3）系統(tǒng)環(huán)路帶寬：ωo=10kHz；

4）鎖定時(shí)間：＜300μs；

5）相位裕度：γ=45°～50°。

由圖1可知，閉環(huán)傳遞函數(shù)為：

3 ADS仿真設(shè)計(jì)

3.1 建立原理圖

根據(jù)概念圖，在ADS2011中利用PLL仿真電路設(shè)計(jì)功能建立電荷泵鎖相環(huán)系統(tǒng)模擬電路，如圖2所示。

按照相關(guān)儀器標(biāo)準(zhǔn)設(shè)置好電路設(shè)備參數(shù)后，對(duì)電路進(jìn)行仿真，得到仿真結(jié)果數(shù)據(jù)顯示圖，如圖3所示。

由圖3可以看出系統(tǒng)的相位裕度在10kHz處滿足了限定條件，但相位裕度并不是在10kHz處達(dá)到最大，并且出現(xiàn)波峰，偏離該頻率較遠(yuǎn)，極有可能造成系統(tǒng)不穩(wěn)定。

3.2 查看PLL穩(wěn)定狀態(tài)

查看PLL系統(tǒng)電路的鎖定時(shí)間，利用ADS2011的仿真電路設(shè)計(jì)功能建立電路原理圖，如圖4所示。

對(duì)電路元件的相關(guān)參數(shù)進(jìn)行設(shè)置后，進(jìn)行仿真，得到結(jié)果數(shù)據(jù)如圖5所示。

通過(guò)圖5可以看到，初步構(gòu)成的電荷泵鎖相環(huán)系統(tǒng)電路VCO的輸出頻率在不斷震蕩且隨著時(shí)間的推移震蕩范圍在不斷的變大，說(shuō)明系統(tǒng)不穩(wěn)定，很難達(dá)到鎖定狀態(tài)。

3.3 估算相位噪聲

估算PLL系統(tǒng)電路的相位噪聲，利用ADS2011的仿真電路設(shè)計(jì)功能建立電路原理圖，如圖6所示。

對(duì)電路元件的相關(guān)參數(shù)進(jìn)行設(shè)置后，進(jìn)行仿真，得到結(jié)果數(shù)據(jù)顯示圖。如圖7所示。

從圖7可以看到，在環(huán)路寬帶之內(nèi)，PLL輸出信號(hào)的相位噪聲主要由參考源、鑒相器（電荷泵）和分頻器決定；而在環(huán)路寬帶之外，相位噪聲主要由VCO決定。也就是說(shuō)，PLL環(huán)路對(duì)參考源、鑒相器（電荷泵）和分頻器的相位噪聲呈低通特性，對(duì)VCO本身的相位噪聲呈高通特性。噪聲主要集中在優(yōu)化目標(biāo)頻率10kHz附近，對(duì)系統(tǒng)整體的穩(wěn)定性影響較大，延長(zhǎng)了系統(tǒng)的鎖定時(shí)間。

4 鎖相環(huán)系統(tǒng)電路的改進(jìn)

用ADS2011完成了各個(gè)模塊的參數(shù)配置，但實(shí)際上本模擬電路提供的元器件值是無(wú)法使用的。仿真得到的相位裕度雖然滿足了限定條件，但并不是在10kHz處達(dá)到最大，系統(tǒng)噪聲較大且集中在關(guān)鍵頻率上，鎖定時(shí)間較長(zhǎng)，極有可能造成系統(tǒng)不穩(wěn)定。

為了縮短系統(tǒng)的鎖定時(shí)間，減小噪聲的影響，提高系統(tǒng)的穩(wěn)定性，對(duì)系統(tǒng)進(jìn)行一定的優(yōu)化。具體就是，插入AC仿真器和添加兩個(gè)優(yōu)化目標(biāo)，使系統(tǒng)的相位裕度在10kHz處達(dá)到最大值，噪聲相對(duì)分散，對(duì)關(guān)鍵頻率影響較小，系統(tǒng)更容易達(dá)到鎖定狀態(tài)。

插入AC仿真器和兩個(gè)優(yōu)化目標(biāo)，調(diào)整元件參數(shù)后，得到優(yōu)化原理圖，如圖8所示。

在上述步驟后，啟用ADS2011的Optimization Cockpit電路嵌入和整合功能，進(jìn)行電路調(diào)整，將插入的AC仿真器和優(yōu)化目標(biāo)整合配置到原來(lái)的模擬電路中。整合窗口如圖9所示。

整合后，再次對(duì)電路進(jìn)行仿真，得到結(jié)果數(shù)據(jù)顯示圖，如圖10所示。

雖然進(jìn)行優(yōu)化后計(jì)算得到的元器件值并不是實(shí)際使用的標(biāo)稱(chēng)值，但結(jié)果已經(jīng)接近實(shí)際使用值了，相位裕度也基本在10kHz頻率達(dá)到了最大值，滿足了設(shè)計(jì)目標(biāo)。

再次通過(guò)PLL環(huán)路瞬態(tài)響應(yīng)電路和相位噪聲估算電路查看鎖定時(shí)間和相位噪聲，得到仿真結(jié)果數(shù)據(jù)顯示圖，如圖11和圖12所示。

這是電路優(yōu)化后的PLL環(huán)路瞬態(tài)響應(yīng)仿真結(jié)果，即PLL鎖定時(shí)間測(cè)試圖。

這是電路優(yōu)化后的PLL相位噪聲測(cè)試電路仿真結(jié)果。

從優(yōu)化后的仿真結(jié)果可以看到，系統(tǒng)頻率在900MHz基本穩(wěn)定，即達(dá)到了鎖定狀態(tài)，鎖定時(shí)間為252.5μs，相位噪聲相對(duì)減小，由集中變得分散，且偏離了10kHz，減小了對(duì)系統(tǒng)鎖定狀態(tài)的影響，使電路達(dá)到了設(shè)計(jì)目標(biāo)的要求。

5 結(jié)束語(yǔ)

通過(guò)插入對(duì)電路的優(yōu)化目標(biāo)，設(shè)置額外的仿真器，對(duì)電路元器件的下層結(jié)構(gòu)運(yùn)行情況進(jìn)行監(jiān)視與調(diào)整，再次進(jìn)行仿真，得到的結(jié)果與改進(jìn)前相比有了很明顯的變化，電路震蕩特性減小，很快達(dá)到了鎖定狀態(tài)，鎖定時(shí)間縮短，且相位噪聲減小并分散，偏離目標(biāo)合成頻率，減少雜散頻率，提高了電路的穩(wěn)定性和頻率合成效果。

[1]Chenakin A.Frequency Synthesizers：Concept to Product[M].Boston：Artech House，2011.

[2]李偉，凌偉，白軼榮，等.一種頻率合成模塊的設(shè)計(jì)和實(shí)現(xiàn)[J].微波學(xué)報(bào)，2014，6：177～181.

[3]李智鵬，郭偉，劉永智，鮑景富.自偏置鎖相環(huán)的相位噪聲分析[J].微波學(xué)報(bào)，2015，10：59～63.

[4]徐興福.ADS2011射頻電路設(shè)計(jì)與仿真實(shí)例[E].北京：電子工業(yè)出版社，2014，（05）.

[5]魏福立，張華鵬.具有快速鎖定時(shí)間的新型低相噪頻率合成技術(shù)[J].半導(dǎo)體技術(shù)，2006，5：321～324.

[6]牛吉凌，康弘俊.一種基于ADS仿真的射頻放大器設(shè)計(jì)方法[J].通信技術(shù)，2015，4：489～494.

Simulation of PLL Frequency Synthesis based on ADS

WANG Feng LIU Peng-yuan LI Bing
（Fourth Department Ordnance Engineering College，Shijiazhuang，Hebei 050003，China）

TN743

A

10.12060/j.issn.1000-7202.2017.03.05

2017-02-23，

2017-06-08

王鋒（1980-），男，講師，工學(xué)博士，主要研究方向：雷達(dá)信號(hào)檢測(cè)及信號(hào)處理技術(shù)。

1000-7202（2017）03-0018-07