應(yīng)用一種新的TLP測試方法解決ESD所引起的系統(tǒng)軟失效問題

劉蕊

【摘 要】隨著電子產(chǎn)品的發(fā)展，ESD引發(fā)的問題越來越引起重視。TLP作為一種研究時域ESD事件下的集成電路技術(shù)和電路行為的方法，被廣泛應(yīng)用到終端產(chǎn)品防護性能設(shè)計、模塊或集成電路芯片的防護性能研究中。本文通過介紹TLP的基本原理提出一種新的測試方法解決了如何通過TLP測試方法進行干擾噪聲注入來評估系統(tǒng)的ESD軟失效問題，該方法在手機類產(chǎn)品測試中非常有效。

【關(guān)鍵詞】ESD；TLP；測試方法；系統(tǒng)軟失效

0 引言

隨著消費類終端手持式產(chǎn)品日益增多、結(jié)構(gòu)更加復(fù)雜，且半導(dǎo)體工藝縮小及更小的SMT封裝、更低的電壓等級、更低的電容值及更低的電流等級等，所面臨的ESD（Electro-Static Discharge， 靜電放電）挑戰(zhàn)日趨嚴重。

靜電是一種客觀存在的自然現(xiàn)象，產(chǎn)生的方式多種，如接觸、摩擦、電器間感應(yīng)等。靜電的特點是長時間積聚、高電壓、低電量、小電流和作用時間短的特點。當(dāng)兩個物體接觸時，其中一個趨從于另一個吸引電子，因而二者會形成不同的充電電位。人體自身的動作或與其他物體的接觸，分離，摩擦或感應(yīng)等因素，可以產(chǎn)生幾千伏甚至上萬伏的靜電。ESD對于電路引起的干擾、對元器件、CMOS電路及接口電路造成的破壞等問題越來越引起人們的重視。電子設(shè)備的ESD很早就作為電磁兼容性測試的一項重要內(nèi)容被寫入國家標準和國際標準。

傳輸線脈沖TLP（Transmission Line Pulse）測試是通過將產(chǎn)生的高壓脈沖注入到DUT（待測器件），并測量DUT在時域的電流電壓波形來研究或評估集成電路ESD防護性能的一種方法。本文重點介紹TLP的基本原理以及如何通過TLP測試方法進行干擾噪聲注入來評估系統(tǒng)的ESD軟失效問題。

1 TLP測試技術(shù)

TLP 測試之前首先對電路中的一段傳輸線充電，然后將被測器件接入，充電后的傳輸線通過被測器件放電。改變電路的輸入電壓和傳輸線路的長度可以模擬不同能量的ESD 脈沖，從而得到器件的ESD 大電流抑制能力。TLP 測試先從小電壓脈沖開始，隨后連續(xù)增加直到獲得足夠多的數(shù)據(jù)點，以作出完整的I-V 曲線。通常測試脈沖的幅度會加大到使DUT 徹底損傷為止，作而獲得其精確的允許最大脈沖電流，如圖1所示。

TLP測試技術(shù)或方法同時適用于系統(tǒng)級ESD（標準IEC61000-4-2）以及集成電路級的HBM ESD（標準ANSI/ESDA/JEDEC JS-001-2010）。TLP通常被用于評估ESD的硬失效，即增加脈沖電壓的幅值直到DUT損壞。應(yīng)用場景如下：

●評估ESD保護器件性能（比較動態(tài)阻抗Rdyn和鉗位速度）；

●評估設(shè)備和模塊的ESD失效等級；

●當(dāng)需要不同的脈沖形狀（TLP， HMM， HBM …），脈沖寬度，上升時間或者不同的電流注入等級（40A， 90A， 160A …）時，可使用TLP測試；

●評估安全工作區(qū)域；

●觸摸板的擊穿和熔斷敏感度等。

3 TLP測試ESD軟失效方法

本文采用一種新的TLP測試方法，主要用來評估或定位整改ESD軟失效問題。以手機產(chǎn)品的ESD為例，對金屬外殼或USB連接器空氣放電+-8KV，手機自動重啟。

金屬外殼或USB連接器通常和PCB的地連接在一起，即當(dāng)ESD放電到系統(tǒng)地是便會引起失效。嘗試在中斷或復(fù)位信號加電容或ESD保護器件瞬態(tài)抑制二極管TVS（Transient Voltage Suppressor）均為有改善。最終采用TLP測試系統(tǒng)從PCB板上注入不同類型的干擾脈沖來定位并查找板子上的ESD敏感區(qū)域或走線。

不同于硬件失效評估時DUT關(guān)機狀態(tài)，ESD軟失效的評估是在DUT開機時進行的。如果將TLP系統(tǒng)直接連接到PCB，其寄生參數(shù)往往會影響到DUT本身的正常工作，于是我們采用串接器件的方法注入脈沖干擾信號。常用的串接器件為電阻、電容或TVS，往往根據(jù)脈沖注入點的信號屬性來決定。其主要區(qū)別為：電阻串聯(lián)對波形改變不大，主要影響幅值；電容串接情況下只有尖端快速脈沖可以通過，尤其適用于高速脈沖信號所引起的系統(tǒng)失效；而TVS串接情況下，第一個尖脈沖會被TVS吸收，只有寬脈沖信號可以通過。TLP測試系統(tǒng)選用的是德國HPPI公司的3010C，系統(tǒng)框圖見圖2。

測試方法如下：

（1）首先將手機板上電，一切功能正常以后，然后逐個將TLP輸出波形注入到PCB上。

（2）將TLP的波形直接注入或者串接電阻分別注入到PCB TOP & Bottom層的各個地，電壓從低到高，定位是否存在敏感的地區(qū)域。（或結(jié)合信號完整性工具，通過諧振仿真分析潛在的熱點，然后對熱點進行重點分析、脈沖波形注入）

（3）將TLP的波形分別串接電容或TVS，對各個電源線脈沖注入，如VDD_CORE， VDD_DDR， VDD_REG， AVDD， VCHARGE等等，定位尋找敏感的電源線。

（4）將TLP的波形分別串接電容或TVS，對重點或敏感信號線進行脈沖注入，如RESET， INTERRUPT， CLK&DATA等等，定位尋找敏感的電源線。

（5）將以上測試結(jié)果分析總結(jié)，以本測試手機為例，最終發(fā)現(xiàn)JTAG_RST和VDD_DDR兩個電源或信號線最為敏感，最終解決辦法為在JTAG_RST上加1nF電容，并優(yōu)化VDD_DDR的電源拓撲結(jié)構(gòu)。

3 小結(jié)

TLP測試方法的優(yōu)點有很多，如：波形簡單且穩(wěn)定、易于重復(fù)產(chǎn)生；脈沖的寬度以及幅度可任意調(diào)節(jié)，可適用于不同情況下的ESD評估；可同時監(jiān)測DUT的電壓、電流以及漏電流等實用信息；還可用于器件的建模并仿真。本應(yīng)用中，除了TLP的基本優(yōu)點以外還成功的將TLP應(yīng)用到系統(tǒng)上電情況下的ESD系統(tǒng)軟失效問題，對解決電子產(chǎn)品中遇到的實際ESD問題幫助非常大。

【參考文獻】

[1]Joost Willemen， David Johnsson， Yiqun Cao， Matthias Stecher， “A TLP-based characterization method for transient gate biasing of MOS devices in high-voltage technologies”，Electrical Overstress/ Electrostatic Discharge Symposium （EOS/ESD）， 2010 32nd.

[2]D. Pogany ，D. Johnsson，S. Bychikhi，K. Esmark， P. Rodin，M. Stecher， E. Gornik， H. Gossner， “Measuring Holding Voltage Related to Homogeneous Current Flow in Wide ESD Protection Structures Using Multilevel TLP”，IEEE Transactions on Electron Devices （ Volume： 58， Issue：2， Feb.2011）.

[3]David Johnsson， Harald Gossner，“Study of system ESD codesign of a realistic mobile board”，Electrical Overstress/Electrostatic Discharge Symposium （EOS/ESD）， 2011 33rd.

[4]Benjamin Orr，David Johnsson， Krzysztof Domanski， Harald Gossner， David Pommerenke， “A passive coupling circuit for injecting TLP-like stress pulses into only one end of a driver/receiver system”， Electrical Overstress/Electrostatic Discharge Symposium （EOS/ESD）， 2015 37th.

[責(zé)任編輯：朱麗娜]