驅(qū)動(dòng)回路參數(shù)對(duì)碳化硅MOSFET開(kāi)關(guān)瞬態(tài)過(guò)程的影響

王旭東 朱義誠(chéng) 趙爭(zhēng)鳴 陳凱楠

（清華大學(xué)電機(jī)系 電力系統(tǒng)及發(fā)電設(shè)備安全控制和仿真國(guó)家重點(diǎn)實(shí)驗(yàn)室 北京 100084）

驅(qū)動(dòng)回路參數(shù)對(duì)碳化硅MOSFET開(kāi)關(guān)瞬態(tài)過(guò)程的影響

王旭東 朱義誠(chéng) 趙爭(zhēng)鳴 陳凱楠

（清華大學(xué)電機(jī)系 電力系統(tǒng)及發(fā)電設(shè)備安全控制和仿真國(guó)家重點(diǎn)實(shí)驗(yàn)室 北京 100084）

在電力電子系統(tǒng)中，碳化硅（SiC）MOSFET的開(kāi)關(guān)特性易受系統(tǒng)雜散參數(shù)的影響，表現(xiàn)為電磁能量脈沖形態(tài)屬性的非理想特性，并進(jìn)一步影響系統(tǒng)效率和可靠性。針對(duì)SiC MOSFET，首先分析控制脈沖、驅(qū)動(dòng)脈沖及電磁能量脈沖三者間形態(tài)屬性的關(guān)系，提取影響SiC MOSFET開(kāi)關(guān)瞬態(tài)過(guò)程的關(guān)鍵參數(shù)，即開(kāi)關(guān)過(guò)程中的dv/dt和di/dt。基于SiC MOSFET的開(kāi)關(guān)過(guò)程，分析驅(qū)動(dòng)回路參數(shù)對(duì)dv/dt和di/dt的影響，并通過(guò)PSpice仿真及搭建SiC MOSFET雙脈沖測(cè)試實(shí)驗(yàn)平臺(tái)進(jìn)行分析和比較。在此基礎(chǔ)上，對(duì)基于驅(qū)動(dòng)回路參數(shù)的瞬態(tài)控制方法進(jìn)行對(duì)比分析，為實(shí)際應(yīng)用中對(duì)SiC MOSFET的開(kāi)關(guān)特性改善提供重要的理論基礎(chǔ)。

碳化硅MOSFET 脈沖 雜散參數(shù) 開(kāi)關(guān)特性

0 引言

相較于硅（Silicon, Si），碳化硅（Silicon Carbide, SiC）材料具有更寬的禁帶寬度，更高的擊穿場(chǎng)強(qiáng)及更高的熱傳導(dǎo)率[1,2]。與同等硅器件相比，SiC MOSFET具有更小的結(jié)電容和導(dǎo)通電阻，可以實(shí)現(xiàn)10倍以上的開(kāi)關(guān)速度[3]。因此，基于SiC器件的電力電子系統(tǒng)往往有更高的系統(tǒng)效率和功率密度[4]。但同時(shí)更高的開(kāi)關(guān)速度意味著在開(kāi)關(guān)過(guò)程中有更高的dv/dt和di/dt，因而更容易受系統(tǒng)雜散參數(shù)的影響，表現(xiàn)為較強(qiáng)的電磁能量脈沖非理想特性，如能量脈沖的延遲和畸變。這些非理想瞬態(tài)行為威脅著電力電子系統(tǒng)的穩(wěn)定可靠運(yùn)行，容易造成器件失效和裝置損壞[5]。

針對(duì)功率開(kāi)關(guān)器件的開(kāi)關(guān)特性控制，主要有控制算法層面、主電路層面及驅(qū)動(dòng)電路層面三類控制方式?？刂扑惴▽用嬷饕兴绤^(qū)控制及輸出失真補(bǔ)償，解決由于電磁能量脈沖延遲引起的系統(tǒng)故障（如橋臂直通）及輸出失真問(wèn)題[6-8]，但無(wú)法改善開(kāi)關(guān)過(guò)程的瞬態(tài)行為，如電壓、電流的尖峰和振蕩現(xiàn)象。主電路層面通過(guò)緩沖吸收電路抑制開(kāi)關(guān)瞬態(tài)過(guò)程的過(guò)電壓和過(guò)電流[9,10]，以及使用軟開(kāi)關(guān)技術(shù)改變功率開(kāi)關(guān)器件的開(kāi)關(guān)軌跡，降低開(kāi)關(guān)損耗[11,12]。但兩者均需在主電路側(cè)加入無(wú)源或有源元件，造成系統(tǒng)體積和成本的增加，且加入的元件也往往會(huì)帶來(lái)額外的損耗及過(guò)電壓和過(guò)電流問(wèn)題。近年來(lái)，從驅(qū)動(dòng)電路層面對(duì)器件開(kāi)關(guān)瞬態(tài)過(guò)程進(jìn)行控制的研究受到更多關(guān)注，主要分為變驅(qū)動(dòng)電阻、變驅(qū)動(dòng)電壓、變驅(qū)動(dòng)電流三種控制方式[13]。相比于前兩類控制方法，驅(qū)動(dòng)側(cè)控制可控性更高，且無(wú)需對(duì)主電路進(jìn)行改動(dòng)，可減小系統(tǒng)體積和損耗[14]。但目前針對(duì)SiC MOSFET的驅(qū)動(dòng)控制方法研究相對(duì)較少，且主要針對(duì)特定的變換器系統(tǒng)設(shè)計(jì)，缺乏對(duì)一般性影響規(guī)律的認(rèn)識(shí)和分析。

因此，分析驅(qū)動(dòng)回路參數(shù)對(duì)SiC MOSFET開(kāi)關(guān)瞬態(tài)過(guò)程的影響規(guī)律，對(duì)于研究SiC MOSFET的驅(qū)動(dòng)控制方法有著重要的指導(dǎo)意義。目前國(guó)內(nèi)外在系統(tǒng)雜散參數(shù)對(duì)功率開(kāi)關(guān)器件的開(kāi)關(guān)特性影響方面進(jìn)行了廣泛的研究，取得了較大的進(jìn)展。文獻(xiàn)[15]通過(guò)實(shí)驗(yàn)的方法研究了驅(qū)動(dòng)回路、主回路以及共源極雜散電感對(duì)MOSFET開(kāi)關(guān)特性的影響。文獻(xiàn)[16,17]分階段對(duì)MOSFET的開(kāi)通關(guān)斷過(guò)程建立了分析模型，比較全面地研究了雜散電感、器件結(jié)電容以及驅(qū)動(dòng)電阻對(duì)開(kāi)關(guān)特性的影響，并進(jìn)行了實(shí)驗(yàn)驗(yàn)證。但是所建立的分析模型比較復(fù)雜，難以直觀地反映雜散參數(shù)的影響規(guī)律。文獻(xiàn)[18]研究了非線性結(jié)電容對(duì)于SiC MOSFET開(kāi)關(guān)瞬態(tài)過(guò)程的影響，并提出了改進(jìn)的開(kāi)關(guān)仿真模型，但并未考慮驅(qū)動(dòng)回路的影響。文獻(xiàn)[19]研究了SiC器件由于驅(qū)動(dòng)電壓振蕩引起的自維持振蕩現(xiàn)象，類似的穩(wěn)定性問(wèn)題也在SiC MOSFET模塊中進(jìn)行了研究[20]。然而這些研究主要針對(duì)一些特定的問(wèn)題進(jìn)行，對(duì)驅(qū)動(dòng)回路參數(shù)的影響分析不夠全面，也不具有一般性。

本文在上述研究工作的基礎(chǔ)上，分析控制脈沖、驅(qū)動(dòng)脈沖和電磁能量脈沖的相互關(guān)系，提取影響SiC MOSFET開(kāi)關(guān)瞬態(tài)過(guò)程的關(guān)鍵參數(shù)，即開(kāi)關(guān)過(guò)程中的dv/dt和di/dt。通過(guò)理論分析和實(shí)驗(yàn)驗(yàn)證，分析了驅(qū)動(dòng)回路參數(shù)對(duì)dv/dt和di/dt的影響規(guī)律，并對(duì)比分析了各驅(qū)動(dòng)參數(shù)對(duì)開(kāi)關(guān)瞬態(tài)行為的可控性及對(duì)系統(tǒng)性能的影響規(guī)律。

1 開(kāi)關(guān)瞬態(tài)過(guò)程的非理想特性

1.1 脈沖形態(tài)屬性關(guān)系

雙脈沖測(cè)試電路一般多用于分析功率開(kāi)關(guān)器件的開(kāi)關(guān)特性。考慮了系統(tǒng)中主要雜散參數(shù)的雙脈沖測(cè)試電路如圖1所示，其中Q1為待測(cè)試的SiC MOSFET，VD1為SiC肖特基勢(shì)壘二極管（Schottky Barrier Diode, SBD）。

圖1 考慮雜散參數(shù)的雙脈沖測(cè)試電路Fig.1 Double pulse test circuit with parasitic parameters

基于雙脈沖測(cè)試電路的典型實(shí)驗(yàn)波形，得到控制脈沖vctr、驅(qū)動(dòng)脈沖vgs、電磁能量脈沖vds與id的延遲和畸變關(guān)系，如圖2a所示。

從控制角度來(lái)講，設(shè)計(jì)者更關(guān)注控制脈沖到電磁能量脈沖的延遲，分別為tdon和tdoff。脈沖的畸變主要指功率開(kāi)關(guān)器件輸出的電磁能量脈沖與理想方波脈沖的差異，從控制脈沖到電磁能量脈沖的畸變關(guān)系反映了控制信息的變化規(guī)律，也會(huì)影響系統(tǒng)控制性能。如圖2所示，電磁能量脈沖與控制脈沖的畸變關(guān)系主要有以下三方面：

圖2 脈沖間的延遲和畸變關(guān)系Fig.2 Delay and deformation among the pulses

1）上升沿、下降沿的過(guò)渡過(guò)程，可用dv/dt和di/dt表征。

2）電流、電壓尖峰如圖2所示，其中開(kāi)通過(guò)程中的Ipeak由續(xù)流二極管的反向恢復(fù)電流（對(duì)Si Diode而言）或結(jié)電容充電電流（對(duì)SiC SBD而言）引起，可近似表示為[16]

式中，Qrr為反向恢復(fù)電荷，對(duì)于SiC SBD則為結(jié)電容充電電荷；S=trr2/trr1。關(guān)斷電壓尖峰主要由回路雜散電感的感應(yīng)電壓引起，可表示為

3）電流、電壓振蕩，可用振蕩周期和最大振蕩幅值表征。其中振蕩周期也可由振蕩頻率表征。這里主要分析器件開(kāi)通過(guò)程中的電流振蕩和關(guān)斷過(guò)程中的電壓振蕩。開(kāi)關(guān)過(guò)程中的高頻振蕩主要來(lái)源于回路雜散電感與開(kāi)關(guān)器件結(jié)電容的串聯(lián)諧振。對(duì)于開(kāi)通過(guò)程中的電流振蕩，如圖2c所示，振蕩周期可近似表示為

同理，對(duì)關(guān)斷過(guò)程的電壓振蕩，如圖2b所示，振蕩周期可近似表示為

當(dāng)器件選型及電路結(jié)構(gòu)選定后，振蕩頻率基本確定。最大振蕩幅值則與電流、電壓尖峰有關(guān)，即可見(jiàn)，最大振蕩幅值會(huì)影響器件電壓電流的高頻分量及系統(tǒng)電磁干擾（Electromagnetic Interference, EMI）性能，因此應(yīng)當(dāng)受到關(guān)注。

1.2 關(guān)鍵控制參數(shù)

脈沖間的延遲與畸變關(guān)系會(huì)對(duì)系統(tǒng)性能產(chǎn)生多方面影響，如功率器件的電應(yīng)力、開(kāi)關(guān)損耗、輸出失真以及EMI等。其中延遲主要影響輸出失真，可通過(guò)常規(guī)的閉環(huán)PWM算法予以補(bǔ)償。而畸變關(guān)系主要影響系統(tǒng)瞬態(tài)性能，是短時(shí)間尺度瞬態(tài)控制的主要研究對(duì)象。然而如1.1節(jié)所示，脈沖間的畸變關(guān)系有多種表現(xiàn)形式，為了在考慮多種畸變關(guān)系的同時(shí)，降低控制的復(fù)雜度，需提取出影響畸變關(guān)系的關(guān)鍵參數(shù)。

從1.1節(jié)對(duì)脈沖畸變關(guān)系的分析看出，三種畸變關(guān)系均與器件開(kāi)通關(guān)斷過(guò)程中的dv/dt及di/dt有關(guān)。其中電磁能量脈沖上升沿與下降沿的過(guò)渡過(guò)程可直接由dv/dt和di/dt表征，電壓電流尖峰則會(huì)受di/dt影響，而峰值電流和電壓又同時(shí)影響了電磁能量脈沖振蕩的幅值。因此將器件開(kāi)通關(guān)斷過(guò)程中的dv/dt和di/dt作為對(duì)器件瞬態(tài)開(kāi)關(guān)特性進(jìn)行控制的關(guān)鍵控制參數(shù)。

2 控制參數(shù)影響因素分析

在確定了瞬態(tài)控制參數(shù)后，關(guān)鍵是分析控制參數(shù)的主要影響因素。本節(jié)以SiC MOSFET為對(duì)象，分析驅(qū)動(dòng)回路參數(shù)對(duì)dv/dt和di/dt的影響。如圖1所示，驅(qū)動(dòng)回路參數(shù)主要包括驅(qū)動(dòng)電阻Rg、驅(qū)動(dòng)雜散電感Lg、共源極電感Ls、柵源極電容Cgs以及柵漏極電容Cgd。驅(qū)動(dòng)回路中，Lg的增加會(huì)引起驅(qū)動(dòng)電壓的振蕩，易造成開(kāi)關(guān)器件誤動(dòng)作，而Ls的增加則會(huì)降低器件開(kāi)關(guān)速度，增加開(kāi)關(guān)損耗。因此，從設(shè)計(jì)角度來(lái)看，一般要求Lg和Ls盡量小，即將驅(qū)動(dòng)電路盡可能地靠近開(kāi)關(guān)器件。因此，為了簡(jiǎn)化分析，下面主要分析Rg、Cgs及Cgd對(duì)SiC MOSFET開(kāi)關(guān)過(guò)程中dv/dt和di/dt的影響，并在理論推導(dǎo)中忽略Lg和Ls，以及跨導(dǎo)（gfs）和Cgd的非線性。

2.1 電壓變化率dv/dt

2.1.1 開(kāi)通過(guò)程

SiC MOSFET開(kāi)通過(guò)程的dv/dt發(fā)生在id上升至負(fù)載電流Iload，驅(qū)動(dòng)電流通過(guò)Cgd充電階段。此時(shí)，驅(qū)動(dòng)電壓維持在米勒電壓附近，可近似表示為

式中，Vth為閾值電壓。

此時(shí)驅(qū)動(dòng)電流ig為

式中，VCC為開(kāi)通時(shí)的驅(qū)動(dòng)電壓；Vmiller為米勒電壓。

根據(jù)式（7）和式（8），推導(dǎo)得到開(kāi)通過(guò)程dv/dt的表達(dá)式為

2.1.2 關(guān)斷過(guò)程

SiC MOSFET關(guān)斷過(guò)程的dv/dt發(fā)生在vgs下降至米勒電壓附近，ig對(duì)Cgd放電階段。類似開(kāi)通過(guò)程的推導(dǎo)過(guò)程，可得到關(guān)斷過(guò)程dv/dt的表達(dá)式為

式中，VEE為關(guān)斷時(shí)的驅(qū)動(dòng)電壓。

2.2 電流變化率di/dt

2.2.1 開(kāi)通過(guò)程

SiC MOSFET開(kāi)通過(guò)程的di/dt發(fā)生在vgs升至Vth后，ig對(duì)Cgs的充電階段。此時(shí)id可近似表示為

Cgs充電過(guò)程表達(dá)式為

ig的表達(dá)式為

根據(jù)式（11）～式（13）可以得到開(kāi)通過(guò)程di/dt開(kāi)始時(shí)刻的表達(dá)式為

2.2.2 關(guān)斷過(guò)程

SiC MOSFET關(guān)斷過(guò)程的di/dt發(fā)生在vds升至母線電壓Vbus后，ig對(duì)Cgs的放電階段。類似開(kāi)通過(guò)程的推導(dǎo)分析，可得到關(guān)斷過(guò)程di/dt開(kāi)始時(shí)刻的表達(dá)式為

2.3 分析討論

以上分析表明，開(kāi)關(guān)過(guò)程中的dv/dt主要受Rg和Cgd影響，而di/dt主要受Rg和Cgs影響。然而上述推導(dǎo)建立在忽略Lg、Ls及gfs、Cgd的非線性的假設(shè)條件下，考慮與實(shí)際系統(tǒng)的差異，有必要通過(guò)仿真和實(shí)驗(yàn)的方法，定量分析驅(qū)動(dòng)回路參數(shù)對(duì)開(kāi)關(guān)過(guò)程中dv/dt和di/dt的影響。

3 仿真與實(shí)驗(yàn)

3.1 仿真模型介紹

在PSpice仿真軟件中搭建雙脈沖測(cè)試的仿真電路，電路原理如圖1所示。主電路元件包括SiC MOSFET、SiC SBD、負(fù)載電感、直流母排吸收電容與雜散電感、電阻，其中負(fù)載電感與吸收電容模型采用高頻等效電路模型。

SiC MOSFET為Wolfspeed公司的CMF20120D，SiC SBD為Wolfspeed公司的C4D30120D。在Wolfspeed提供的PSpice模型基礎(chǔ)上，對(duì)器件結(jié)電容的非線性特性進(jìn)行了修正，擬合結(jié)果分別如圖3和圖4所示。圖3中，Ciss、Coss及Crss分別為MOSFET的輸入電容、輸出電容及反向傳輸電容。

圖3 SiC MOSFET CMF20120D的寄生電容Fig.3 Parasitic capacitances of CMF20120D

圖4 SiC SBD C4D30120D的結(jié)電容Fig.4 Junction capacitance of C4D30120D

3.2 實(shí)驗(yàn)平臺(tái)介紹

圖5為雙脈沖實(shí)驗(yàn)測(cè)試電路?？刂菩盘?hào)與驅(qū)動(dòng)信號(hào)用光纖隔離，以抑制EMI。同時(shí)將0.47μF的吸收電容放在開(kāi)關(guān)器件附近，以抑制電壓振蕩。為了使實(shí)驗(yàn)結(jié)果準(zhǔn)確可信，需使用寬頻帶的測(cè)試探頭與示波器，相關(guān)參數(shù)見(jiàn)表1。同時(shí)盡量縮短電壓探頭接地回路，以減小EMI對(duì)測(cè)量結(jié)果的影響。另外也對(duì)電壓、電流探頭的延遲進(jìn)行了校正。

圖5 雙脈沖測(cè)試電路Fig.5 Double pulse tester

表1 測(cè)試平臺(tái)參數(shù)Tab.1 Parameters of measurement setup

3.3 結(jié)果分析

不同Rg、Cgd、Cgs下的開(kāi)關(guān)波形如圖6～圖8所示，其中Cgd、Cgs的改變是通過(guò)改變并聯(lián)在SiC MOSFET柵漏極和柵源極的外部電容Cgd(ext)和Cgs(ext)實(shí)現(xiàn)的。從圖中可以看出，仿真結(jié)果與實(shí)驗(yàn)波形比較吻合。

圖6 不同Rg下的仿真與實(shí)驗(yàn)波形對(duì)比Fig.6 Simulation and experimental waveforms comparison with different Rg

圖7 不同Cgd下的仿真與實(shí)驗(yàn)波形對(duì)比Fig.7 Simulation and experimental waveforms comparison with different Cgd

圖8 不同Cgs下的仿真與實(shí)驗(yàn)波形對(duì)比Fig.8 Simulation and experimental waveforms comparison with different Cgs

圖9 不同Rg對(duì)dv/dt和di/dt的影響Fig.9 Impact of different Rgon dv/dt and di/dt

圖10 不同Cgd對(duì)dv/dt和di/dt的影響Fig.10 Impact of different Cgdon dv/dt and di/dt

圖11 不同Cgs對(duì)dv/dt和di/dt的影響Fig.11 Impact of different Cgson dv/dt and di/dt

圖9表明，Rg對(duì)SiC MOSFET開(kāi)關(guān)過(guò)程的dv/dt及di/dt均有影響。對(duì)實(shí)驗(yàn)結(jié)果的變化趨勢(shì)進(jìn)行分析：當(dāng)Rg從5Ω增至20Ω時(shí)，開(kāi)通與關(guān)斷過(guò)程的dv/dt數(shù)值分別下降了29%及40%，而開(kāi)通與關(guān)斷過(guò)程的di/dt數(shù)值分別下降了50%及45%。這表明隨著Rg的增加，SiC MOSFET開(kāi)關(guān)過(guò)程中的dv/dt及di/dt數(shù)值上均有明顯的下降趨勢(shì)，與理論分析一致。

在圖10中，Cgd(ext)的變化同樣會(huì)對(duì)SiC MOSFET開(kāi)關(guān)過(guò)程的dv/dt及di/dt產(chǎn)生影響。當(dāng)Cgd(ext)從0變化至49.5pF時(shí)，開(kāi)通與關(guān)斷過(guò)程的dv/dt數(shù)值分別下降了47%及44%，而開(kāi)通與關(guān)斷過(guò)程的di/dt數(shù)值分別下降了14%及16%。這表明Cgd的增加會(huì)使SiC MOSFET開(kāi)關(guān)過(guò)程的dv/dt數(shù)值有明顯下降，與理論分析結(jié)果一致。但di/dt數(shù)值也會(huì)隨Cgd的增加，有輕微的下降趨勢(shì)，這主要是由于在di/dt階段，小部分驅(qū)動(dòng)電流也會(huì)流經(jīng)Cgd，因而等效輸入電容Ciss會(huì)隨著Cgd的增加而增加，進(jìn)而通過(guò)vgs影響di/dt。

圖11研究了Cgs對(duì)SiC MOSFET開(kāi)關(guān)過(guò)程的影響。其中開(kāi)通過(guò)程的dv/dt數(shù)值呈現(xiàn)先增加后下降的趨勢(shì)，關(guān)斷過(guò)程的dv/dt數(shù)值呈現(xiàn)下降趨勢(shì)。以實(shí)驗(yàn)數(shù)據(jù)為例，當(dāng)Cgs(ext)從1 000pF增至4 400pF時(shí)，開(kāi)通過(guò)程中的dv/dt數(shù)值只下降了7%，而關(guān)斷過(guò)程中的dv/dt數(shù)值也只下降了12%。對(duì)于di/dt，數(shù)值上仿真與實(shí)驗(yàn)結(jié)果均呈現(xiàn)下降趨勢(shì)，同樣以實(shí)驗(yàn)結(jié)果為例，當(dāng)Cgs(ext)從1 000pF增至4 400pF時(shí)，開(kāi)通與關(guān)斷過(guò)程的di/dt數(shù)值分別下降了36%與31%，下降效果顯著，與理論分析結(jié)果一致。

4 控制方法分析比較

通過(guò)研究驅(qū)動(dòng)回路主要參數(shù)對(duì)SiC MOSFET開(kāi)關(guān)過(guò)程的影響，將為研究基于驅(qū)動(dòng)參數(shù)來(lái)改善SiC MOSFET開(kāi)關(guān)特性的瞬態(tài)控制方法提供參考。下面將分別從dv/dt及di/dt的可控性及系統(tǒng)性能方面，對(duì)基于Rg、Cgd、Cgs的瞬態(tài)控制方法進(jìn)行比較分析。

4.1 可控性

仿真及實(shí)驗(yàn)結(jié)果表明，驅(qū)動(dòng)參數(shù)對(duì)SiC MOFET開(kāi)關(guān)過(guò)程中的dv/dt及di/dt呈現(xiàn)不同的影響關(guān)系，進(jìn)而會(huì)影響改變驅(qū)動(dòng)參數(shù)對(duì)dv/dt及di/dt的控制效果。根據(jù)3.3節(jié)實(shí)驗(yàn)結(jié)果可以看出：Rg對(duì)SiC MOFET開(kāi)通和關(guān)斷過(guò)程中的dv/dt及di/dt均具有較強(qiáng)的可控性。而Cgd對(duì)di/dt的可控性較弱，但對(duì)dv/dt有較強(qiáng)的可控性。與Cgd相反，Cgs對(duì)SiC MOSFET開(kāi)關(guān)過(guò)程的控制效果則主要體現(xiàn)在開(kāi)關(guān)過(guò)程中的di/dt上。

4.2 系統(tǒng)性能影響

SiC MOSFET的開(kāi)關(guān)特性將進(jìn)一步影響系統(tǒng)性能，特別是瞬態(tài)特性，如開(kāi)關(guān)損耗及開(kāi)關(guān)器件所承受的電壓與電流尖峰。

通過(guò)實(shí)驗(yàn)波形提取得到不同驅(qū)動(dòng)參數(shù)下開(kāi)關(guān)器件應(yīng)力（電壓尖峰與電流尖峰）以及開(kāi)關(guān)損耗的關(guān)系，如圖12所示。其中電壓尖峰和電流尖峰均采用相對(duì)值進(jìn)行表示，計(jì)算方法為

圖12 Rg、Cgd、Cgs對(duì)器件應(yīng)力與開(kāi)關(guān)損耗的影響Fig.12 Impact of Rg, Cgdand Cgson device stress and switching loss

圖12a和圖12c表明，增加Rg或Cgs，會(huì)降低器件承受的電壓和電流尖峰，但會(huì)引起開(kāi)關(guān)損耗的增加。圖12b表明，改變Cgd對(duì)器件的電流尖峰基本沒(méi)有影響，但電壓尖峰與開(kāi)關(guān)損耗之間仍存在制約關(guān)系。

針對(duì)這一制約關(guān)系，可以將基于驅(qū)動(dòng)參數(shù)的控制方法與主動(dòng)鉗位電路相結(jié)合，分別針對(duì)開(kāi)關(guān)損耗和器件應(yīng)力進(jìn)行控制。另外，以上分析是針對(duì)在開(kāi)通或關(guān)斷過(guò)程中驅(qū)動(dòng)參數(shù)保持不變的情況，若進(jìn)一步對(duì)開(kāi)關(guān)過(guò)程分階段選擇驅(qū)動(dòng)參數(shù)，以實(shí)現(xiàn)dv/dt和di/dt的獨(dú)立控制，則可進(jìn)一步提升控制性能。

5 結(jié)論

本文對(duì)SiC MOSFET的開(kāi)關(guān)瞬態(tài)過(guò)程進(jìn)行了研究，通過(guò)分析控制脈沖、驅(qū)動(dòng)脈沖及電磁能量脈沖間的延遲與畸變關(guān)系，提取出影響開(kāi)關(guān)特性的關(guān)鍵控制參數(shù)，即開(kāi)關(guān)過(guò)程中的dv/dt及di/dt。結(jié)合SiC MOSFET的開(kāi)關(guān)過(guò)程，對(duì)影響dv/dt及di/dt的主要因素進(jìn)行了理論分析，并通過(guò)雙脈沖測(cè)試的仿真與實(shí)驗(yàn)結(jié)果，分析比較了不同驅(qū)動(dòng)回路參數(shù)對(duì)SiC MOSFET開(kāi)關(guān)過(guò)程中dv/dt及di/dt的影響。

結(jié)果表明，通過(guò)改變驅(qū)動(dòng)參數(shù)控制dv/dt及di/dt，可以彌補(bǔ)宏觀調(diào)制算法無(wú)法控制功率開(kāi)關(guān)器件瞬態(tài)開(kāi)關(guān)過(guò)程的不足，是改善開(kāi)關(guān)特性的有效方法。本文進(jìn)一步從可控性及系統(tǒng)性能影響的角度對(duì)基于Rg、Cgd、Cgs的瞬態(tài)控制方法進(jìn)行了對(duì)比分析，其結(jié)果可為SiC MOSFET及類似的Si MOSFET或IGBT開(kāi)關(guān)特性的改善而選擇有效的瞬態(tài)控制方法提供重要的理論基礎(chǔ)。

[1] Yan Q, Yuan X, Geng Y, et al. Performance evaluation of split output converters with SiC MOSFETs and SiC schottky diodes[J]. IEEE Transactions on Power Electronics, 2017, 32(1)： 406-422.

[2] 梁美, 鄭瓊林, 可翀, 等. SiC MOSFET、Si CoolMOS和IGBT的特性對(duì)比及其在DAB變換器中的應(yīng)用[J]. 電工技術(shù)學(xué)報(bào), 2015, 30(12)： 41-50. Liang Mei, Zheng Trillion Q, Ke Chong, et al. Performance comparison of SiC MOSFET, Si Cool-MOS and IGBT for DAB Converter[J]. Transactions of China Electrotechical Society, 2015, 30(12)： 41-50. [3] Yi P, Murthy P K S, Wei L. Performance evaluation of SiC MOSFETs with long power cable and induction motor[C]//IEEE Energy Conversion Congress and Exposition (ECCE), 2016： 1-7.

[4] Biela J, Schweizer M, Waffler S, et al. SiC versus Si—evaluation of potentials for performance improvement of inverter and DC-DC converter systems by SiCpower semiconductors[J]. IEEE Transactions on Industrial Electronics, 2011, 58(7)： 2872-2882.

[5] 趙爭(zhēng)鳴, 白華, 袁立強(qiáng). 電力電子學(xué)中的脈沖功率瞬態(tài)過(guò)程及其序列[J]. 中國(guó)科學(xué)E輯： 技術(shù)科學(xué), 2007, 37(1)： 60-69.

[6] Lewicki A. Dead-time effect compensation based on additional phase current measurements[J]. IEEE Transactions on Industrial Electronics, 2015, 62(7)：4078-4085.

[7] Zhang Z, Wang F, Costinett D J, et al. Dead-time optimization of SiC devices for voltage source converter[C]//IEEE Applied Power Electronics Conference and Exposition (APEC), 2015： 1145-1152.

[8] 周娟, 陳映, 唐慧英, 等. 基于脈沖調(diào)整的四橋臂逆變器死區(qū)補(bǔ)償策略[J]. 電工技術(shù)學(xué)報(bào), 2016, 31(3)： 16-24. Zhou Juan, Chen Ying, Tang Huiying, et al. Deadtime compensation strategy for four-leg inverter based on pulse-tuning[J]. Transactions of China Electrotechical Society, 2016, 31(3)： 16-24.

[9] 羅劍波, 范偉, 彭凱. SiC MOSFET模塊高頻吸收電路研究[J]. 大功率變流技術(shù), 2016, 31(5)： 23-30. Luo Jianbo, Fan Wei, Peng Kai. High frequency snubber circuit for SiC MOSFET module[J]. High Power Converter Technology, 2016, 31(5)： 23-30.

[10] Tors?ter B N, Tiwari S, Lund R, et al. Experimental evaluation of switching characteristics, switching losses and snubber design for a full SiC half-bridge power module[C]//IEEE 7th International Symposium on Power Electronics for Distributed Generation Systems (PEDG), Vancouver, BC, Canada, 2016： 1-8.

[11] 張強(qiáng), 林維明. 一種最小應(yīng)力的無(wú)源無(wú)損軟開(kāi)關(guān)方案[J]. 中國(guó)電機(jī)工程學(xué)報(bào), 2016, 36(18)： 4999-5008. Zhang Qiang, Lin Weiming. A novel lossless passive soft-switching cell with minimum stresses[J]. Proceedings of the CSEE, 2016, 36(18)： 4999-5008.

[12] Hua G, Lee F C. Soft-switching techniques in PWM converters[J]. IEEE Transactions on Industrial Electronics, 1995, 42(6)： 595-603.

[13] Shahverdi M, Mazzola M, Schrader R, et al. Active gate drive solutions for improving SiC JFET switching dynamics[C]//Annual IEEE Applied Power Electronics Conference and Exposition (APEC), Long Beach, CA, USA, 2013： 2739-2743.

[14] Wittig B, Fuchs F W. Analysis and comparison of turn-off active gate control methods for low-voltage power MOSFETs with high current ratings[J]. IEEE Transactions on Power Electronics, 2012, 27(3)：1632-1640.

[15] Chen Z, Boroyevich D, Burgos R. Experimental parametric study of the parasitic inductance influence on MOSFET switching characteristics[C]//The 2010 International Power Electronics Conference, Sapporo, Japan, 2010： 164-169.

[16] Wang J, Chung H S, Li R T. Characterization and experimental assessment of the effects of parasitic elements on the MOSFET switching performance[J]. IEEE Transactions on Power Electronics, 2013, 28(1)：573-590.

[17] 巴騰飛, 李艷, 梁美. 寄生參數(shù)對(duì)SiC MOSFET柵源極電壓影響的研究[J]. 電工技術(shù)學(xué)報(bào), 2016, 31(13)： 64-73. Ba Tengfei, Li Yan, Liang Mei. The effect of parasitic parameters on gate-source voltage of SiC MOSFET[J]. Transactions of China Electrotechical Society, 2016, 31(13)： 64-73.

[18] Chen K, Zhao Z, Yuan L, et al. The impact of nonlinear junction capacitance on switching transient and its modeling for SiC MOSFET[J]. IEEE Transactions on Electron Devices, 2015, 62(2)： 333-338.

[19] Lemmon A, Mazzola M, Gafford J, et al. Instability in half-bridge circuits switched with wide band-gap transistors[J]. IEEE Transactions on Power Electronics, 2014, 29(5)： 2380-2392.

[20] Sadik D P, Kostov K, Colmenares J, et al. Analysis of parasitic elements of SiC power modules with special emphasis on reliability issues[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2016, 4(3)： 988-995.

（編輯 張玉榮）

Impact of Gate-Loop Parameters on the Switching Behavior of SiC MOSFETs

Wang Xudong Zhu Yicheng Zhao Zhengming Chen Kainan
（State Key Lab of Control and Simulation of Power Systems and Generation Equipments Department of Electrical Engineering Tsinghua University Beijing 100084 China）

The switching behavior of Silicon Carbide (SiC) MOSFETs is susceptible to the parasitic elements in the system. It manifests non-ideal characteristics of the power pulses, and further limits the system reliability and efficiency. The relationship among the control pulse, the drive pulse and the power pulse is analyzed. Two parameters dv/dt and di/dt are extracted as two critical factors affecting the switching behavior of SiC MOSFETs. The impacts of the gate-loop parameters on dv/dt and di/dt are analyzed theoretically and verified through PSpice simulation and experiments. Furthermore, several transient control methods based on the gate-loop parameters are compared, as a guideline for the control of the switching behavior of SiC MOSFETs in real applications.

SiC MOSFET, pulse, parasitic parameters, switching behavior

TM131.2

王旭東 男，1991年生，博士研究生，研究方向?yàn)殡姶拍芰渴占腿我獠ㄐ喂β史糯笃鳌?/p>

E-mail： wxd13@mails.tsinghua.edu.cn

趙爭(zhēng)鳴 男，1959年生，教授，博士生導(dǎo)師，主要研究方向?yàn)榇蠊β孰娏﹄娮幼儞Q系統(tǒng)、光伏發(fā)電、電機(jī)控制、無(wú)線電能傳輸?shù)?。E-mail： zhaozm@tsinghua.edu.cn（通信作者）

10.19595/j.cnki.1000-6753.tces.170389

國(guó)家自然科學(xué)基金重大項(xiàng)目資助（51490680，51490683）。

2017-04-05 改稿日期 2017-04-28