一種加速DRAM靈敏放大器的設計方法

段會福，付 妮，拜福君，蔣 強，李 進

（西安紫光國芯半導體有限公司，陜西 西安 710075）

一種加速DRAM靈敏放大器的設計方法

段會福，付 妮，拜福君，蔣 強，李 進

（西安紫光國芯半導體有限公司，陜西 西安 710075）

文章設計了一種DRAM中的靈敏放大器，通過增加一個過充電壓開關，一個過充電壓工作時間脈沖控制電路，一個發生器電路，使得靈敏放大器的放大速度有效提升，從而改善了DRAM的性能指標參數tRCD，提高了DRAM的性能。這種方法通過很小的代價，實現了靈敏放大器放大速度的改進。電路易于控制，版圖面積增加很小，功耗無需增加，是一種提高靈敏放大器性能的有效方法。

DRAM靈敏放大器；tRCD過充電壓；脈沖控制電路；信號建立時間

動態隨機存儲器（Dynamic Random Access Memory，DRAM）在集成電路領域有著廣泛的應用。從ACTIVE命令到READ命令的最小時間tRCD是其重要的時序參數指標，表征了ACTIVE命令后，可以最快發READ命令的延時，在這段時間內，ACTIVE命令必須將存儲單元的數據讀取到位線上，然后通過靈敏放大器將位線電壓放大到足夠的擺幅，以等待READ命令能正確地將為線上的數據讀出。靈敏放大器的放大時間是tRCD的重要組成部分，改善靈敏放大器的性能，即加快靈敏放大器的放大速度是改善tRCD參數的有效方法。

如何加快靈敏放大器的放大速度？增加靈敏放大器開始工作時的位線與參考位線之間的電壓差？這種方法能有效地加快靈敏放大器的放大速度，但是增加位線與參考位線之間的電壓差，一種方法是增加DRAM存儲單元的電容，另一種方法是增加信號建立時間（字線打開到靈敏放大器開始工作的時間），前者在工藝上很難實現，后者雖然改進了靈敏放大器的放大速度，但是信號建立時間也是tRCD的組成部分，反而會使得tRCD增加。減少位線的負載？也就是減少位線連接的存儲單元的數目。這種方法也能有效地加快靈敏放大器的放大速度，但是位線負載的減少就意味著靈敏放大器數目的增多，使得芯片面積大大增加，從而增加了DRAM芯片的成本。

針對上述技術難點，本文提出了一種加速DRAM靈敏放大器放大時間的設計方法，該方法既能顯著地加快靈敏放大器的放大速度，又不會增加芯片面積及功耗，是改善DRAM tRCD的有效方法。

1 DRAM靈敏放大器電路及工作原理

動態存儲器存儲單元是由一個晶體管，一個電容構成，數據存儲在電容上，如圖1（a）所示，激活操作（ACTIVE）原理如下：激活操作前，字線電壓為低，位線及參考位線電壓為一個中間電壓，假設存儲單元存儲的值為“1”，其電壓一般為位線上中間電壓的兩倍，激活操作后，經過地址譯碼，字線被選中電壓升高，這時晶體管N0導通，因為電容上極板電壓高于位線電壓，所以電容C0上的電荷流向位線，位線電壓逐漸升高，這樣位線跟參考位線之間的電壓差會越來越大。當這個電壓差足夠大時，靈敏放大器被開啟，位線和參考位線被靈敏放大器放大成全擺幅，從字線開啟到靈敏放大器開始工作這段時間被稱作信號建立時間（signal develop time）。圖1（b）為傳統靈敏放大器電路，當位線與參考位線電壓差達到一定程度時，首先SANT信號升高，ncs降低至vss電壓，SAPT升高，pcs升高至vblh電壓，通過鎖存器，位線被下拉，參考位線被上拉，從而實現放大功能，圖2為靈敏放大器工作波形。Vblh的電壓值很大地影響著靈敏放大器的放大速度，vblh越高放大速度越快，vblh越低，放大速度越慢，但是vblh的電壓不能升高，因為升高會使得存儲單元的可靠性出現問題。

圖1 DRAM存儲單元及傳統靈敏放大器的電路

圖2 傳統 DRAM靈敏放大器工作波形

2 采用過充電壓的靈敏放大器電路

如圖3（a）所示，在靈敏放大器中增加一個開關，增加一個比vblh電壓值高的過充電壓vod，當靈敏放大器開始工作時，SAP1T升高，SANT升高，開關NMOS1和NMOS3首先打開，pcs被充至vod，ncs被拉至vss，通過inv1和inv2構成的鎖存器，位線被迅速上拉，參考位線被迅速下拉，當位線被上拉至稍微高于vblh時，開關NMOS3關閉，開關NMOS2打開，位線被重新拉回vblh。靈敏放大器利用過充電壓vod快速放大位線，放大到足夠程度后切換到vblh電壓，從而實現了靈敏放大器放大速度的加快。圖3（b）為靈敏放大器工作波形。SAP1T為一個脈沖，只工作一段時間，所以需要增加一個脈沖產生電路來產生SAP1T信號。SAP1T的脈沖寬度非常重要，脈沖過寬會使得位線過充過多，首先會增加功耗，其次如果vblh泄放電路泄放能力不足會導致位線電壓無法拉回到vblh，SAP1T寬度最好控制在恰好將位線完全充至vblh電壓。同時由于vod這個電壓的增加，需要增加一個generator電路來產生vod電壓。脈沖產生電路和generator電路只需要很小的版圖面積。

圖3 靈敏放大器電路圖及工作波形

3 仿真結果

采用38 nm DRAM電路，Vblh=1.1 V，Vod=1.3 V，Vbleq=0.55 V，靈敏放大器開始工作時位線與參考位線電壓差delta V為100 mV。如圖所示，本文所設計靈敏放大器開始工作時，SAP1T升高，SANT升高，開關NMOS3和NMOS1首先打開，pcs被充至Vod，ncs被拉至Vss，通過in V1和in V2構成的鎖存器，位線被迅速上拉，參考位線被迅速下拉，當位線被上拉至稍微高于Vblh時，開關NMOS3關閉，開關NMOS2打開，位線被重新拉回Vblh。圖4（a）所示為仿真波形中位線和參考位線波形，本文所設計靈敏放大器位線上拉明顯加快；圖4（b）所示為位線電壓—參考位線電壓波形圖，以位線電壓—參考位線電壓=60%×Vblh為標準，本文設計靈敏放大器電路放大速度比傳統靈敏放大器增快了398 ps。

圖4 仿真波形對比

4 結語

本文設計了一種DRAM靈敏放大器電路，通過增加一個過充電壓開關，一個過充電壓工作時間脈沖控制電路，一個generator電路，使得靈敏放大器的放大速度有效提升，從而改善了DRAM的性能指標參數tRCD，提高了DRAM的性能。這種方法通過很小的代價，實現了靈敏放大器放大速度的改進，電路易于控制，版圖面積增加很小，功耗無需增加，是一種提高靈敏放大器性能的有效方法。

[1]KURT H. System integration from transistor design to large scale integrated circuits[M]. USA：Science Press House, 2004.

[2]段會福.一種加速DRAM靈敏放大器的方法[P].版權號：CN 103971728A，2014.

[3]JAN M.Rabaey digital integrated circuits[J].Digital Integrated Circuits, 1969（7）：249-252.

A design to speed up sense ampli fi er in DRAM

Duan Huifu, Fu Ni, Bai Fujun, Jiang Qiang, Li Jin
（Xi’an UniIC Semiconductors Co., Ltd., Xi’an 710075, China）

A sense ampli fi er of DRAM is designed in this paper, by adding an over drive voltage switch, an over drive voltage working time pulse control circuit and a generator to effectively improve the zoom speed of sense ampli fi er, thus the performance index parameter tRCD of DRAM is improved and so does the DRAM. This method improves the zoom speed of a sense amplifier at a low cost. The circuit is easy to control, increase of the layout area is very small, without increasing the power consumption, which is an effective way to improve the performance of the sense ampli fi er.

DRAM sense ampli fi er; tRCD over drive voltage; pulse control circuit; signal development time

段會福（1982— ），男，山東日照，碩士，工程師；研究方向：存儲單元陣列設計。