基于多核處理器S698PM的終端系統(tǒng)硬件設(shè)計(jì)

李 光，顏志宇，張?zhí)煊睿S小虎

(珠海歐比特控制工程股份有限公司，廣東 珠海 519080)

基于多核處理器S698PM的終端系統(tǒng)硬件設(shè)計(jì)

李 光，顏志宇，張?zhí)煊?，黃小虎

(珠海歐比特控制工程股份有限公司，廣東 珠海 519080)

隨著航天技術(shù)的不斷發(fā)展和研究的不斷深入，星載數(shù)據(jù)總線作為航天器中各個(gè)設(shè)備和子系統(tǒng)之間的“骨架”和“神經(jīng)”，其對(duì)數(shù)據(jù)傳輸?shù)奶幚砟芰χ苯佑绊懼麄€(gè)系統(tǒng)的性能，為此需要一種高速、可擴(kuò)展、低功耗、低成本的通用通信鏈路接口來(lái)滿足星載數(shù)據(jù)傳輸要求。文章主要闡述了針對(duì)星務(wù)計(jì)算機(jī)上基于S698PM的CPCI接口的Space Wire數(shù)據(jù)總線終端系統(tǒng)的硬件設(shè)計(jì)，為今后S698PM多核處理器和Space Wire總線在我國(guó)其他航天任務(wù)中的應(yīng)用打下了良好的基礎(chǔ)。

多核處理器S698PM；Space Wire總線；CPCI接口

0 引言

Space Wire技術(shù)是歐空局為解決星上數(shù)據(jù)傳輸問(wèn)題而提出的一種新的高速 (2 Mb/s～400 Mb/s)、點(diǎn)對(duì)點(diǎn)、全雙工的串行總線網(wǎng)絡(luò)。Space Wire不僅具有較高的數(shù)據(jù)傳輸速率，而且加強(qiáng)了在線錯(cuò)誤檢測(cè)和恢復(fù)、故障處理和保護(hù)以及系統(tǒng)時(shí)間廣播等方面的功能，使之更加適應(yīng)航天器的空間運(yùn)行環(huán)境。本文在研究Space Wire總線的基礎(chǔ)上，分析了Space Wire總線接口終端的設(shè)計(jì)與實(shí)現(xiàn)，并著重分析了系統(tǒng)中主要組成部分的功能和設(shè)計(jì)。

1 Space Wire網(wǎng)絡(luò)系統(tǒng)概述

Space Wire網(wǎng)絡(luò)采用的路由方式為動(dòng)態(tài)路由，就是節(jié)點(diǎn)和節(jié)點(diǎn)之間以及節(jié)點(diǎn)和路由器之間沒(méi)有固定的數(shù)據(jù)通道，而是根據(jù)需要進(jìn)行改變，不同源節(jié)點(diǎn)與目的節(jié)點(diǎn)之間的通信數(shù)據(jù)可以通過(guò)動(dòng)態(tài)路由方式共用一條鏈路完成交叉?zhèn)鬏?，從而通過(guò)有限的物理鏈路建立起大量的節(jié)點(diǎn)之間的“虛擬信道”；Space Wire系統(tǒng)由多個(gè)鏈路、節(jié)點(diǎn)和路由器組成。節(jié)點(diǎn)是在網(wǎng)絡(luò)中進(jìn)行包傳輸?shù)脑袋c(diǎn)和目的點(diǎn)；鏈路提供從一個(gè)節(jié)點(diǎn)到另一個(gè)節(jié)點(diǎn)間進(jìn)行包傳輸?shù)拿浇椤９?jié)點(diǎn)可以直接通過(guò)鏈路連接或者通過(guò)路由器連接；路由器將多個(gè)節(jié)點(diǎn)連接在一起，通過(guò)一定的路由機(jī)制將來(lái)自一個(gè)節(jié)點(diǎn)的數(shù)據(jù)包路由到其他節(jié)點(diǎn)上去[1]。圖1為Space Wire網(wǎng)絡(luò)示意圖。

圖1 Space Wire網(wǎng)絡(luò)示意圖

2 設(shè)計(jì)與實(shí)現(xiàn)方案

本文設(shè)計(jì)的Space Wire終端系統(tǒng)采用直接從模式設(shè)計(jì)，支持4路Space Wire總線通信，主要由處理器控制模塊、存儲(chǔ)器模塊、Space Wire驅(qū)動(dòng)模塊和CPCI接口模塊4部分組成。

2.1 終端系統(tǒng)總體結(jié)構(gòu)

本文設(shè)計(jì)的Space Wire終端系統(tǒng)硬件主要由處理器控制模塊、存儲(chǔ)器模塊、SPW驅(qū)動(dòng)模塊和CPCI接口模塊組成，圖2所示為 Space Wire終端系統(tǒng)結(jié)構(gòu)框圖。此終端系統(tǒng)遵循ECSS-E-ST-50-12C協(xié)議規(guī)范，通過(guò)Space Wire總線接口實(shí)現(xiàn)各個(gè)設(shè)備與子系統(tǒng)之間高速、實(shí)時(shí)、確定、可靠的數(shù)據(jù)交換[2]。

圖2 Space Wire終端系統(tǒng)結(jié)構(gòu)框圖

圖3 S698PM芯片結(jié)構(gòu)框圖

2.2 處理器控制模塊

本文設(shè)計(jì)的Space Wire終端系統(tǒng)，處理器控制模塊選用珠海歐比特控制工程股份有限公司的一款多核并行處理器SoC芯片S698PM，圖3為S698PM芯片結(jié)構(gòu)框圖。此芯片采用對(duì)稱多處理架構(gòu)(SMP)，7級(jí)流水線，遵循SPARC V8架構(gòu)標(biāo)準(zhǔn)，內(nèi)部集成4個(gè)相同的高性能處理器核心和豐富的片上外設(shè)總線資源(包括Space Wire、1553B、CAN、以太網(wǎng)等)，融入了三模冗余容錯(cuò)、存儲(chǔ)器檢錯(cuò)糾錯(cuò)、指令流水線重啟等技術(shù)，支持RS232、JTAG、Ethernet在線調(diào)試，具有“抗輻照、高集成度、低功耗、超穩(wěn)定、長(zhǎng)壽命、小型化”等特點(diǎn)，為我國(guó)衛(wèi)星、飛船、空間站、深空探測(cè)器等外太空電子智能系統(tǒng)及裝備提供抗輻照、高性能、高可靠的核心處理器芯片的保障和支持。

處理器控制模塊主要實(shí)現(xiàn)Space Wire節(jié)點(diǎn)的數(shù)據(jù)收發(fā)、字符判別、數(shù)據(jù)流控制、鏈路錯(cuò)誤檢測(cè)與恢復(fù)以及與CPCI 9032通信接口通信等功能。Space Wire鏈路接口主要由接收器、發(fā)送器、控制器組成。下面簡(jiǎn)單介紹Space Wire 節(jié)點(diǎn)控制器的工作過(guò)程。圖4所示為Space Wire節(jié)點(diǎn)控制器功能結(jié)構(gòu)框圖。

控制器根據(jù)外部輸入的鏈路控制信號(hào)，復(fù)位或使能接收器和發(fā)送器，在接收器和發(fā)送器輸出的狀態(tài)信號(hào)基礎(chǔ)上判斷鏈路是否建立連接以及鏈路是否發(fā)生錯(cuò)誤，在發(fā)生錯(cuò)誤后執(zhí)行錯(cuò)誤恢復(fù)操作，重新建立鏈路連接。

接收器負(fù)責(zé)根據(jù)輸入的數(shù)據(jù)和狀態(tài)信號(hào)恢復(fù)采樣時(shí)鐘，并以此時(shí)鐘為基準(zhǔn)對(duì)數(shù)據(jù)信號(hào)串并轉(zhuǎn)換以及判斷接收到的字符類型，將判斷出的字符類型送到控制器；另外，接收器負(fù)責(zé)時(shí)鐘恢復(fù)、數(shù)據(jù)解析、數(shù)據(jù)錯(cuò)誤和狀態(tài)的檢查等，并將檢測(cè)到的錯(cuò)誤信號(hào)送到控制器，由控制器完成錯(cuò)誤恢復(fù)。

發(fā)送器負(fù)責(zé)波特率控制和對(duì)發(fā)送的數(shù)據(jù)進(jìn)行DS編碼。波特率控制允許用戶在9種不同的波特率中根據(jù)需要進(jìn)行切換；數(shù)據(jù)的DS編碼按照相應(yīng)的字符發(fā)送需求和優(yōu)先級(jí)完成相應(yīng)的字符發(fā)送，如果沒(méi)有字符發(fā)送需求，則發(fā)送空字符以維持鏈路之間的鏈接。另外，發(fā)送器還負(fù)責(zé)數(shù)據(jù)和狀態(tài)的檢測(cè)，并將錯(cuò)誤信號(hào)送到控制器，由控制器完成錯(cuò)誤恢復(fù)[3]。

2.3 Space Wire驅(qū)動(dòng)模塊

Space Wire終端系統(tǒng)支持4路Space Wire總線通信，由于S698PM芯片內(nèi)部集成4通道的Space Wire總線節(jié)點(diǎn)控制器,其中SPW0、SPW1內(nèi)置LVDS模塊，SPW2、SPW3沒(méi)有內(nèi)置LVDS模塊,因此SPW0、SPW1只需通過(guò)鏈路直接連接，而SPW2、SPW3需要選用TI公司的高速差分線接收器SN65LVDS32D和高速差分線發(fā)送器SN65LVDS31D芯片作為Space Wire總線電平的轉(zhuǎn)換和驅(qū)動(dòng)，實(shí)現(xiàn)Space Wire終端系統(tǒng)數(shù)據(jù)與各個(gè)設(shè)備和子系統(tǒng)之間的數(shù)據(jù)交換。

圖4 Space Wire 節(jié)點(diǎn)控制器功能結(jié)構(gòu)框圖

2.4 存儲(chǔ)器模塊

存儲(chǔ)器模塊選用珠海歐比特控制工程股份有限公司的“高性能、高可靠、抗輻照”SIP立體封裝大容量存儲(chǔ)Flash芯片VDNF32G08RS50MS4V25和DDR2芯片VD2D1 G08RS74MS1U6，主要用于指令和數(shù)據(jù)的存儲(chǔ)、傳輸、分析等功能，解決了對(duì)Space Wire終端系統(tǒng)大容量存儲(chǔ)器的需求。

2.5 CPCI接口模塊

CPCI接口模塊主要用于Space Wire終端系統(tǒng)的供電和上位機(jī)通信功能，CPCI接口與處理器S698PM的通信選用PLX公司CPCI9030芯片，采用直接從模式設(shè)計(jì)，通過(guò)CPCI接口將Space Wire終端系統(tǒng)嵌入在各個(gè)設(shè)備和子系統(tǒng)中，通過(guò)Space Wire網(wǎng)絡(luò)之間的互聯(lián)，實(shí)現(xiàn)各個(gè)設(shè)備和子系統(tǒng)之間的數(shù)據(jù)交換[4]。

3 結(jié)論

本文在研究多核并行處理器SoC芯片S698PM和Space Wire總線的基礎(chǔ)上，分析了基于S698PM的CPCI接

口的Space Wire數(shù)據(jù)總線終端系統(tǒng)硬件設(shè)計(jì)，并著重分析了系統(tǒng)中各個(gè)模塊的功能，此方案對(duì)今后多核處理器SoC 芯片S698PM在我國(guó)航天星務(wù)計(jì)算機(jī)及其他任務(wù)中的應(yīng)用具有重要意義。

[1] 陳大羽，王琨，李濤，等，空間高速總線Space Wire節(jié)點(diǎn)的設(shè)計(jì)與實(shí)現(xiàn)[J].航天返回與遙感，2010，31(4)：58-64.

[2] 歐比特控制工程股份有限公司.EMBC1000-PCISPW型Space Wire節(jié)點(diǎn)通訊板卡使用說(shuō)明書[Z].2013.

[3] 歐比特控制工程股份有限公司.高性能32 位多核處理器SOC 芯片S698PM 用戶手冊(cè)[Z]，2014.

[4] 陳健飛，曹松.Space Wire總線接口終端的設(shè)計(jì)與實(shí)現(xiàn)[J].微計(jì)算機(jī)信息，2010，26(82)：123-124.

The hardware design of terminal system based on multi-core processor S698PM

Li Guang， Yan Zhiyu， Zhang Tianyu， Huang Xiaohu

(Zhuhai Orbita Control Engineering Co.，Ltd.，Zhuhai 519080, China)

With the deepening of the development of space technology and research, space-borne data bus as the “skeleton” and “nerve” between the various equipments and subsystems of spacecraft, its ability to deal with data transmission directly affects the performance of the whole system, therefore we need a high speed, extensible, general communication link interface of low power consumption, low cost to meet the requirements of spaceborne data transmission. This article mainly elaborated the hardware design of Space Wire data bus terminal system based on the S698PM CPCI interface whch is applied to the satellite computer. For the future S698PM multi-core processors and Space Wire bus application in other space missions in China laid a good foundation.

multi-core processors S698PM；Space Wire bus；CPCI interface

V19

A

10.19358/j.issn.1674- 7720.2017.09.010

李光，顏志宇，張?zhí)煊睿?基于多核處理器S698PM的終端系統(tǒng)硬件設(shè)計(jì)[J].微型機(jī)與應(yīng)用，2017,36(9)：31-33.

2017-03-30)

李光(1983-)，男，本科，主要研究方向：基于SPARC架構(gòu)的SOC與立體封裝SIP產(chǎn)品的應(yīng)用及宇航總線電子產(chǎn)品研發(fā)、設(shè)計(jì)、應(yīng)用。

顏志宇(1984-)，男，本科，主要研究方向：基于SPARC架構(gòu)的SOC產(chǎn)品與立體封裝SIP產(chǎn)品的應(yīng)用及宇航總線電子產(chǎn)品研發(fā)、設(shè)計(jì)、應(yīng)用。

張?zhí)煊?1991-)，男，本科，主要研究方向：基于SPARC架構(gòu)的SOC產(chǎn)品與立體封裝SIP產(chǎn)品的應(yīng)用及宇航總線電子產(chǎn)品研發(fā)、設(shè)計(jì)、應(yīng)用。