一種共面波導的統一物理模型

盛心懿，丁博文，趙 辰，袁圣越，田 彤

（1.中國科學院上海微系統與信息技術研究所 無線傳感網與通信重點實驗室，上海200050；2.中國科學院大學 北京100049）

一種共面波導的統一物理模型

盛心懿1，2，丁博文1，2，趙 辰1，2，袁圣越1，田 彤1

（1.中國科學院上海微系統與信息技術研究所 無線傳感網與通信重點實驗室，上海200050；2.中國科學院大學 北京100049）

共面波導因其優越的性能，在毫米波電路設計中得到廣泛應用。本文提出了一種基于工藝和物理尺寸參數的，綜合考慮各種高頻寄生效應，針對不同結構共面波導的統一物理模型。該模型包括由R-L階梯組成的串聯部分和由電容、C-R-C支路和C-L-R支路組成的并聯部分。基于UMC 65 nm CMOS工藝設計和測試了3種不同結構的共面波導，結果顯示所建立的模型仿真得到的S參數和特征參數與測試結果相吻合。

CMOS；共面波導；統一物理模型；高頻寄生效應

CMOS技術在毫米波電路中的應用越來越受到關注，比如60 GHz高速無線通信[1]，24 GHz[2]和77 GHz汽車雷達[3]等。傳輸線作為一種無源器件可以實現電感、電容以及阻抗變換器的功能，廣泛應用于級間匹配、單端轉差分變換和功率合成中[4]。共面波導（CPW）是毫米波電路中最常使用的傳輸線結構，其不但能夠方便地通過改變多個物理尺寸參數以及屏蔽層結構來調節性能參數，而且擁有良好的電流回路[5]從而減小了模型建立的不確定性。不帶屏蔽層結構的普通共面波導（CCPW）受到有耗硅襯底的影響，傳輸損耗較大，慢波共面波導（SCPW）被引入來解決這個問題，其結構中含有的由底層金屬制成的屏蔽層將電場存儲在屏蔽層與信號線之間，消除了硅襯底對CPW主體的影響。

由于CPW的廣泛使用，建立適當的模型以應用到電路仿真中顯得尤為重要。文獻[6]中提出了一種針對不同結構CPW的統一模型，在預先建立適當電路拓撲結構的基礎上，從測試所得的數據中提取電路參數值，完成集總參數等效模型的建立。該建模方法只適用于建立單個元件的模型，當元件的尺寸發生變化，并不能直接使用已建立的模型，需要重新制造和測試該元件然后建立模型，因此并不適用于建立完整的工藝庫。文中提出了一種基于工藝和物理尺寸參數的針對不同結構CPW的統一物理模型，通過構建工藝和物理尺寸參數與等效模型元件參數值之間的方程關系，建立起可縮放的集總參數等效模型。對于確定工藝和物理尺寸的CPW，只需將它的有關參數代入方程中就可計算出模型中各元件值，之后可以將該模型直接嵌入到電路中進行仿真。該模型在保證建模精確度的基礎上提高了建模方法使用的便利性，能夠高效地應用到毫米波電路的設計中。

1 模型描述

如圖1所示，文中主要研究3種不同結構的CPW，分別是普通共面波導（CCPW），懸浮共面波導（FCPW）和接地共面波導（GCPW）。CPW的主體結構即一條信號線和兩側的地線由工藝提供的頂層金屬制成，以降低線上的傳輸損耗。CCPW在兩條地線下面存在多層金屬及之間通孔構成的側壁，用以隔離周圍器件對其產生的影響。在CCPW基礎上，FCPW在下層有與信號線取向相垂直的由底層金屬線構成的周期性結構屏蔽層，GCPW將側壁延伸并連接到與FCPW相同的屏蔽層，形成了由地線、側壁和屏蔽層構成的半包圍結構。

圖1 CPW的三維示意圖

基于傳輸線理論和準-TEM傳輸假設，如圖2所示，CPW能夠用集總元件組成的等效模型進行描述，并且串聯感性部分和并聯容性部分能夠獨立地進行分析。串聯部分由R-L階梯組成，L1和R1表征信號線的串聯電感和電阻，L2和R2表征高頻條件下趨膚效應[7]的影響。并聯部分由電容、C-R-C支路和C-L-R支路組成，其中Csg表征信號線與地線之間的耦合電容，C-R-C支路表征當屏蔽層不存在時SiO2層與Si襯底的影響，C-L-R支路表征信號線與屏蔽層之間耦合效應以及屏蔽層金屬導體上的損耗。

圖2 CPW統一物理模型

2 模型分析

2.1 串聯部分

對于CCPW和FCPW，由R-L階梯組成的串聯部分是一樣的，因為FCPW的懸浮屏蔽層金屬導體上不存在任何的電流以對串聯部分產生影響。為了得到L1、R1、L2和R2這些元件值參數的方程，首先需要得到直流條件下的串聯電感Ldc和電阻Rdc，以及高頻交流條件下的串聯電感Lhf和電阻Rhf。

Ldc可以根據分布電感概念和Greenhouse公式[8]直接得到，Rdc可以根據長方形導體電阻計算公式得到。隨著工作頻率的升高，趨膚效應和鄰近效應會迫使導體內的電流在靠近導體表層的地方流動，導致串聯電阻以與頻率呈平方率的關系升高，而串聯電感將降低并趨近于某一極限值。Lhf和Rhf可以根據針對長方形截面導體的高頻電感和電阻計算公式得到[9]。在直流和高頻條件下串聯電感和電阻都確定后，可以得到R-L階梯內各元件的值：

對于GCPW，接地屏蔽層會帶有電流并對串聯電感產生嚴重的影響，需要考慮到屏蔽層金屬導體的影響[10]。

2.2 并聯部分

模型的并聯部分由3部分構成：Csg，C-R-C支路和C-L-R支路。Csg對于3種CPW是近似一致的，如果FCPW和GCPW中的屏蔽層能夠將襯底的影響完全屏蔽，那么C-R-C支路只存在CCPW的模型中，而C-L-R支路只存在FCPW和GCPW的模型中。將電場分析和幾何分析結合起來[11-12]，FCPW金屬導體周圍的電場線分布情況如圖3所示，電場線由分布在金屬導體表面的電荷產生，根據電場線分布的特點并將電場線起始和終止的金屬導體看作電容的兩極板，相應的五種類型電容分別是：底平面電容，角電容，邊緣電容，上平面電容和外部電容，其中外部電容是由角電容、邊緣電容和上平面電容組合而成。

圖3 5種類型電容的剖面示意圖

對于各種類型的電容，區域內的電場會分裂成由n個點電荷形成的n條電場線，區域總電容可以看作由這些點電荷形成的單個電容疊加而成，電場線經過的距離可以看作點電荷形成的電容的兩極板間距，并且假設電荷在該區域金屬導體表面均勻分布，區域總電容的普適計算公式為：

其中 ε0是真空的介電常數，ε0x是 SiO2的相對介電常數，w和分別是導體的寬度和長度，是第根電場線經過的距離，n足夠大時電容C會趨于一定值。角類型電容有稍許不同，考慮到長方形截面金屬導體的下側角上會聚集大量的電荷，可以認為角上有n個點電荷，從尖端同一點上呈拋物線發散出n條電場線，疊加形成區域總電容。

Csg：3種CPW的Csg是近似一致的，由地平面電容、角電容和邊緣電容組合而成；C-L-R支路：FCPW和GCPW的模型中才有C-L-R支路，支路中的Rs和Ls主要表征構成屏蔽層的金屬導體條上的電阻和電感，忽略了側壁和屏蔽層之間由金屬導體和通孔構成的連接層所造成的細微差別影響，因此兩種CPW的支路中的Rs和Ls是一致的，可由前述的公式得到。兩者支路的Cs是不同的，GCPW的Cs只包括信號線和屏蔽層之間的電容，而FCPW的Cs還包括側壁與屏蔽層之間的電容；C-R-C支路：CCPW結構中沒有屏蔽層，需要用C-R-C支路來描述SiO2介質層和Si襯底的影響。支路中的Cox表征將信號線和SiO2-Si界面作上下極板、SiO2作填充介質的電容，而CSi和RSi分別表征了Si襯底中的電容和損耗，滿足RSi·CSi=εSi/σSi的關系。

對于屏蔽層不能完全屏蔽襯底影響的情況，需要引入權重因子η[13]來分配C-R-C支路和C-L-R支路在模型中所占的比重。η是關于屏蔽層幾何參數的非線性因子，由公式[SW/（SW+SS）]β來描述，SW和SS分別是屏蔽層金屬導體的寬度和間距，β是擬合常數。對于不完全屏蔽的FCPW和GCPW，其模型的并聯部分由Csg，C-R-C支路乘上系數1-η以及C-L-R支路乘上系數η組成。

3 實驗驗證

為了驗證所提出的統一物理模型的有效性，在UMC 65 nm標準CMOS工藝上設計、制造并測試了一組CPW，包括CCPW，FCPW和GCPW。CCPW的信號線寬8 μm、長200 μm，地線寬12 μm，兩者間距6 μm，FCPW和GCPW的屏蔽層由寬3 μm、間距3 μm的ME1金屬條制成。使用由Agilent HP8510C矢量網絡分析儀、Cascade SUMMIT 10000型探針臺和Cascade Microtech I40-A-GSG-100組成的測試系統進行1 GHz到40 GHz頻段的測試，open-short去嵌入技術[14]被應用于設計和測試中用以去除焊盤和連接線上寄生參數的影響。將測試所得的S參數與對模型進行仿真所得的S參數進行比較發現兩者相吻合，如圖4所示。

圖4 測試與模型仿真所得S參數的比較

圖5 測試與模型仿真所得特征參數的比較

由S參數可以算得4個傳輸線的特征參數[15]，分別是特征阻抗、衰減常數、相位常數和品質因數，將測試所得結果與模型仿真所得結果進行比較發現兩者相吻合，如圖5所示。盡管GCPW的屏蔽層可以屏蔽掉襯底的影響，但是由于它的信號線與半包圍結構之間的距離太近，導致C-L-R支路中的Cs過大，是FCPW的近4倍，反而使得在高頻段它的衰減常數最大而品質因數最小。FCPW有著最好的性能，它的屏蔽層能夠有效屏蔽襯底對信號線的影響，并且屏蔽層的引入所帶來的并聯電容較小，使得相較于CCPW，雖然它的特征阻抗上升了23%，但是它的衰減常數減小了34%，相位常數和品質因數分別提升了17%和25%。特征阻抗的減小可以通過增大信號線與地線之間間隙的距離來補償。

4 結 論

文中在考慮CPW多種高頻效應的基礎上，提出了一種基于工藝和物理尺寸參數的針對不同結構CPW的統一物理模型。該模型包含了由R-L階梯組成的串聯部分和由電容、C-R-C支路和C-L-R支路組成的并聯部分，并建立起了工藝和物理尺寸參數與等效模型參數值之間的方程關系?；赨MC 65 nm CMOS工藝設計并測試了3種不同結構的CPW，結果顯示使用所建立的模型進行仿真所得的S參數和特征參數與測試結果相吻合。該模型既保證了建模的精確度又提高了建模方法使用的便利性，能夠高效地應用到毫米波電路的設計中。

[1]Byeon C W，Chong H Y，Park C S.A 67-mW 10.7-Gb/s 60-GHz OOK CMOS transceiver for short-range wireless communications[J].IEEE Transactions on Microwave Theory&Techniques，2013，61（9）:3391-3401.

[2]Ju Y，Jin Y，Lee J.Design and implementation of a 24 GHz FMCW radar system for automotive applications[C]//Radar Conference，2014 International.IEEE，2014:1-4.

[3]Luo T N，Wu C H E，Chen Y J E.A 77-GHz CMOS automotive radar transceiver with anti-interference function[J].Circuits&Systems I，IEEE Transactions on，2013，60（12）:3247-3255.

[4]Sandstr?m，Dan，Varonen，Mikko，K?rkk?inen，Mikko，et al.W-band CMOS amplifiers achieving 10 dBm aaturated output power and 7.5 dB NF[J]. Solid-State Circuits，IEEE Journal of，2009，44（12）:3403-3409.

[5]Wang H，Zhang L，Yang D，et al.Modeling of current-return-path effect on single-ended inductor in millimeter-wave regime[J].IEEE Electron Device Letters，2011，32（6）:737-739.

[6]Luo J，Zhang L，Wang Y.Modeling and parameter extraction of CMOS on-chip coplanar waveguides up to 67 GHz for mm-wave applications[J].Journal of Semiconductors，2013，34（12）:102-108.

[7]Kim S，Neikirk D P.Compact equivalent circuit model for the skin effect[J].IEEE MTT’s InternationalMicrowave Symposium Digest IEEE MTT’s International Microwave Symposium，1996，3:1815-1818.

[8]Greenhouse H M.Design of planar rectangular microelectronic inductors[J].Parts Hybrids&Packaging IEEE Transactions on，1974，10（2）:101-109.

[9]Chen H， Fang J.Modeling of impedance of rectangular cross-section conductors[J].Electrical Performance of Electronic Packaging，2000，IEEE Conference on..IEEE，2000:159-162.

[10]Wang H，Zeng D，Yang D，et al.A unified model for on-chip CPWs with various types of ground shields[C]//Radio Frequency Integrated Circuits Symposium（RFIC），2011 IEEE.IEEE，2011:1-4.

[11]Bautista A， Franc A F， Ferrari P.Accurate parametric electrical model for slow-wave CPW and application to circuits design[J].Microwave Theory& Techniques IEEE Transactions on，2015，63（12）:4225-4235.

[12]Zhao W，Li X，Gu S，et al.Field-based capacitance modeling for Sub65-nm on-chip interconnect [J].IEEE Transactions on Electron Devices，2009，56（56）:1862-1872.

[13]Brinkhoff J，Koh K S S，Kang K，et al.Scalable transmission line and inductor models for CMOS millimeter-wave design[J].IEEE Transactions on Microwave Theory&Techniques，2009，56（12）: 2954-2962.

[14]Koolen M C A M，Geelen J A M，Versleijen M P J G.An improved de-embedding technique for onwafer high-frequency characterization[C]//Bipolar Circuits and Technology Meeting，1991，Proceedings of the.IEEE，1991:188-191.

[15]Eisenstadt W R，Eo Y.S-parameter-based IC interconnect transmission line characterization[J]. Components Hybrids&Manufacturing Technology IEEE Transactions on，1992，15（4）:483-490.

A unified physics-based model for CPW

SHENG Xin-yi1，2，DING Bo-wen1，2，ZHAO Chen1，2，YUAN Sheng-yue1，TIAN Tong1
（1.Key Laboratory of Wireless Sensor Network&Communication，Shanghai Institute of Microsystem and Information Technology，Chinese Academy of Sciences，Shanghai 200050，China；2.University of Chinese Academy of Sciences，Beijing 100049，China）

Coplanar waveguides （CPW）are widely used in mm-wave circuits deigns for their good performance.A unified physics-based model for CPW with different shield structures is presented which takes different high frequency parasitic effects into account.This model consists of a series branch of RL ladder and a parallel branch which is a combination of a capacitor，a C-R-C network and a C-L-R network.These CPWs are fabricated in UMC 65nm CMOS process and then measured.Excellent agreement of S parameter and characteristic parameters between measured data and model simulated data are achieved.

CMOS；coplanar waveguide；physics-based unified model；high frequency parasitic effects

TN43

：A

：1674-6236（2017）08-0087-05

2016-04-11稿件編號：201604104

盛心懿（1991—），男，江蘇蘇州人，碩士研究生。研究方向：毫米波射頻集成電路設計，無源器件建模。