簡易數(shù)字頻率計的設計

廖穎民

摘 要 本數(shù)字頻率計采用小規(guī)模邏輯芯片，4位數(shù)碼管顯示的設計。文中對數(shù)字頻率計相關部分電路的工作原理、設計方法及實現(xiàn)的功能進行解析。

【關鍵詞】數(shù)字頻率計 時基電路 閘門電路 邏輯控制電路 計數(shù)器電路 鎖存譯碼電路

數(shù)字頻率計是用來測量頻率與周期，并進行計數(shù)、測時的重要儀器，在使用上較示波器經(jīng)濟、便利，現(xiàn)已在許多領域得到廣泛應用。在產品的研發(fā)、實驗、生產過程中，許多情況下并不需要購置貴重的專用測頻計數(shù)器，而可靈活采用自行設計的測頻計數(shù)電路，這不僅方便工作需要、還可降低成本。本文論述采用小規(guī)模集成塊設計數(shù)字頻率計的方法及相應電路，對于電子產品開發(fā)、測試人員具有參考及應用價值。

1 數(shù)字頻率計測頻的基本原理

頻率的定義就是周期性信號在單位時間（1s）內變化的次數(shù)。若在一定時間間隔t內測得這個周期性信號重復變化的次數(shù)為n，則其頻率可表示為：f=n/t。本數(shù)字頻率計的工作原理為：被測信號經(jīng)放大整形電路轉換成計數(shù)器所要求的脈沖信號，其頻率與被測信號相同。時基電路提供標準時間信號T，其高電平持續(xù)時間=1s，當1s信號到來時，閘門開通，被測脈沖信號通過閘門，計數(shù)器開始計數(shù)。直到1s信號結束時閘門關閉、停止計數(shù)，同時保持原有的狀態(tài)不變。若在閘門時間1s內計數(shù)器記得的脈沖個數(shù)為N，則被測信號頻率=NHz。邏輯控制電路的作用有二：

（1）產生鎖存脈沖，使顯示器上的數(shù)字穩(wěn)定顯示；

（2）產生清零脈沖，使計數(shù)器每次的測量從0開始計數(shù)。

2 基本電路設計

本數(shù)字頻率計由放大整形電路、時基電路、閘門電路、邏輯控制電路、分頻器電路、數(shù)據(jù)選擇電路、進位采集電路、計數(shù)器電路、鎖存譯碼電路、顯示電路組成，鑒于篇幅本文對設計中的主要電路進行介紹。

2.1 放大、整形電路

某些輸入信號的電壓較小，為使輸入的信號更易于測量，使用晶體管放大器組成放大電路對輸入的周期信號（正弦波、三角波等）進行放大。本設計采用9014組成的放大電路對波形進行放大。

輸入的待測周期信號未必是脈沖信號，因此必須對輸入端的信號進行整形，將其轉變成計數(shù)器要求的脈沖信號。設計中采用的是由555定時器構成的施密特觸發(fā)器對波形進行整形。其工作原理為：當輸入信號電壓逐步升高時，>施密特上的，內部觸發(fā)器發(fā)生翻轉；當逐步下降到<，電路會再次發(fā)生翻轉。施密特觸發(fā)器不僅可將緩變的輸入信號轉換為邊沿陡峭的矩形波，同時在輸入信號的上升過程中，輸出狀態(tài)轉換時對應的輸入電平，與輸入信號下降過程中輸出狀態(tài)轉換時對應的輸入電平數(shù)值是不同的，亦即存在所謂的“回差”。利用“回差”可以排除干擾的影響，得到正確的波形。

2.2 時基電路

時基電路用來產生一個標準的時間信號以控制計數(shù)器的計數(shù)標準時間。它可由定時器555構成的多諧振蕩器、晶體振蕩器等產生。由于時鐘信號是控制計數(shù)器計數(shù)的標準時間信號，其精度在很大程度上決定了頻率計的測量精度。因而要求方波的寬度準確且穩(wěn)定。由定時器555構成的多諧振蕩器精度不高且難以調節(jié)，故本設計采用晶體振蕩器經(jīng)分頻獲得。設計中時鐘電路采用32.768kHz石英晶體和14級分頻器CD4060構成晶體振蕩器。CD4060內含有14級的二進制串行計數(shù)器，可進行分頻，32.768kHz諧振頻率經(jīng)內部14級計數(shù)器=16384分頻后在CD4060輸出端可輸出2Hz脈沖信號，產生脈沖寬度為1s的方波f=1/T=1/（1+1）=0.5Hz。所以2Hz的信號經(jīng)兩級D觸發(fā)器構成的四分頻可獲得高電平為1s的脈沖信號。D觸發(fā)器可由74LS74構成。要注意在電路中CD4060的清零端必須接地，否則計數(shù)器清零、同時振蕩器停振。

2.3 閘門電路

閘門電路用來控制計數(shù)時間，由一個與非門構成。與非門的一端由時基電路提供的秒脈沖輸入，另一端由待測信號整形后輸入。電路的工作原理為：時基電路提供的秒脈沖作為門控信號，當門控信號為高電平時，閘門開通，整形后的脈沖信號經(jīng)過閘門進入分頻電路；當門控信號為低電平時，閘門關閉，禁止脈沖信號通過。這樣通過閘門的通斷就可記錄1s內經(jīng)過的脈沖次數(shù)N。

2.4 邏輯控制電路

時基信號結束時產生一個正跳變以產生鎖存信號、觸發(fā)鎖存器，鎖存后才能對計數(shù)器清零，使計數(shù)器在計數(shù)完畢后更新鎖存信號。本設計采用CD4511，其為上升沿鎖存、維持高電平，因而用正跳變的非端接CD4511的⑤腳。鎖存和清零的間隔要充分小，否則會對準確度產生影響。所以鎖存信號的負跳變又用來產生清零信號?；诖耍瑢︽i存集成須采用邊沿觸發(fā)式，且計數(shù)器與鎖存同步工作，既都在時鐘的上升沿觸發(fā)工作脈沖信號。74LS123可完成該部分功能，其脈沖寬度由電路的時間常數(shù)決定，但為保證系統(tǒng)正常工作，單穩(wěn)電路產生的脈沖寬度不能大于該量程分頻器輸出信號的周期。

2.5 計數(shù)器電路

計數(shù)器對經(jīng)整形（分頻）后的待測信號進行脈沖計數(shù)，計數(shù)完畢后送入鎖存譯碼電路，并在顯示器上顯示。電路采用4位十進制計數(shù)器級聯(lián)而成，十進制計數(shù)器使用74LS90，其中計數(shù)器的清零由清零脈沖加手動復位開關實現(xiàn)。

2.6 鎖存譯碼電路

鎖存譯碼電路由鎖存器和譯碼器構成，本設計采用CD4511來實現(xiàn)。CD4511具有鎖存、譯碼和和驅動功能，可直接驅動數(shù)碼管。若計數(shù)器輸出直接接譯碼顯示，則在閘門信號為高電平期間、頻率的顯示將會隨著計數(shù)值的增加而不斷變化。為防止該現(xiàn)象產生，須在計數(shù)和顯示之間加入鎖存。只有當計數(shù)器停止計數(shù)后（閘門信號由高電平變低電平后），才將計數(shù)值鎖存并輸出譯碼顯示，鎖存信號由邏輯控制電路提供。因CD4511為上升沿鎖存，低電平導通、高電平保持，因而CD4511的鎖存端⑤腳接鎖存信號的非端，即74LS123的④腳。這樣在跳變的瞬間，鎖存器導通，計數(shù)器的數(shù)值輸入鎖存器鎖存、并對計數(shù)器清零。為防止顯示時出現(xiàn)閃爍現(xiàn)象，鎖存信號的周期必須大于人眼的視覺滯留時間。

3 設計總結

本簡易數(shù)字頻率計由多個子電路組成，為保證電路達到設計的精準度，電路制作過程中要注意對元器件兼容性的檢查，電路制作完成后還應使用示波器等儀器對其進行必要的檢查調試。

參考文獻

[1]謝自美.電子線路設計、實驗、測試[M].武漢：華中科技大學大學出版社，2000.

[2]康華光.電子技術基礎[M].北京：高等教育出版社，2000.

[3]梁廷貴.現(xiàn)代集成電路實用手冊[M].北京：科學技術文獻出版社，2002.