CD4094抗干擾技術

陳炫均

摘 要 本文提出一種使用CD4094控制感性或容性負載的方法。經過測試，該方法可有效提高CD4094可靠性。

【關鍵詞】群脈沖 CD4094

CD4094使用SPI接口擴展接口，價格便宜，且有較強驅動能力，可以支持級聯。因此，使用此芯片可以簡化線路板之間的連線，并減少單片機的IO端口使用。然而實際上4094大多只用于LED顯示的驅動，極少用于控制如繼電器或電磁閥等設備。究其原因，主要是因為SPI接口抗干擾能力較差，串行數據傳輸過程中若收到任何干擾都會引起嚴重的錯誤，并且在一個傳輸周期中一旦出錯，是難以在這個周期中恢復的。因此，本文提出一種解決方案，可以在特定輸出（如繼電器）的環境下使用CD4094控制，而避免受到干擾的影響，并通過4000V脈沖干擾測試儀對比驗證。

1 研究現狀

在國內一般小家電等成本敏感應用中，由于電源不能使用過于昂貴的濾波電路（尤其是開關電源），電源的干擾極易串入通信線路從而引起通訊錯誤。若通過CD4094加上放大電路控制繼電器等設備，則立即造成繼電器輸出錯誤，從而出現預期之外的輸出甚至出現安全隱患。

因此，在小家電的輸出控制和單片機在不同板上的情況，只能使用大量的連接線，或者使用雙單片機的方案，提高系統的物料和工藝成本。

2 CD4094可靠性研究

2.1 CD4094通訊方式受到的干擾

（1）通過EFT群脈沖發生器，從電源端輸入高頻脈沖干擾信號，可以很好的模擬電器使用中，各種開關通斷瞬間產生的電火花對電源信號造成的干擾。根據IEC61000-4-4，第四等級要求設備能在峰值達到4KV，重復率達到100kHz，持續時間不小于1分鐘的脈沖信號下穩定工作。

（2）在簡單電源濾波設備中，脈沖干擾會經過變壓器耦合進入弱電區域，并引起弱電電源瞬間變化。在CD4094等SPI設備中，可能引起芯片對通訊線的誤判，從而導致通訊錯誤。

在群脈沖測試中，VCC電壓出現脈沖跳動，甚至低于原來的低電平判定電平。這時若通過CD4094加放大電路控制繼電器，可以聽到繼電器一直在跳動，這在實際應用中會存在很大的安全隱患。

2.2 解決策略

2.2.1 改變strobe針腳空閑時極性

根據CD4094真值表可知，在Strobe針腳處于低電平時，各輸出口會一直保持原有的電平。因此，盡量縮短Strobe高電平的時間可以有效降低IC輸出受到干擾的可能性。在試驗中，Strobe引腳只在一整個數據字發送完畢后有1個微秒的高電平時間。加上實際發送數據的時間極短，在通訊過程中與干擾脈沖遇上的時間極短，因此IC可靠性大大提高。

2.2.2 通過反饋檢測數據正確性

盡管CD4094允許以較高的速度通訊，縮短通訊時間。然而還是存在一定的概率在通訊過程中遇上電源脈沖，造成通訊錯誤。

CD4094有一個QS引腳，可用于級聯。在級聯的最后一級QS或Q`Σ輸出接回單片機的MISO引腳，增加一根通訊線。每一次發送數據后，向Strobe引腳發送1微秒高電平，然后重發一次數據。此時，單片機的MISO引腳就能接收到CD4094緩沖區中的數據，供單片機檢測通訊過程中是否出現錯誤。若檢測到接收與發送的數據一致，說明上次通訊正確。由于Strobe針腳一直保持為低，即使在上一次發送的過程中出現錯誤，也無法進入輸出部分，也就不會出現錯誤輸出；若檢測到接收與發送的數據不一致，說明上次或這次通訊極有可能出現錯誤，由于這次通訊重發了一次數據，直接向Strobe引腳發送1微秒高電平即可，然后重復發送數據，直至接收到的數據與發送數據一致為止。由于CD4094的通訊速度較快，通訊時間極短，因此通訊錯誤然后重發的時間也極短，在感性或容性負載，如繼電器、電磁閥等設備不會造成錯誤輸出。

2.3 電路測試

在此電路上，控制繼電器交錯輸入輸出，此時，若注入4000V群脈沖干擾信號，CD4094通訊偶爾會出現錯誤的情況。

由圖1可見，在通訊受到干擾而出現輸出錯誤時，由于單片機得到了來自QS信號的反饋，及時重新發送，因此錯誤輸出只維持了9us，大大小于繼電器、電磁閥等器件的反應速度。因此在10分鐘的4000V群脈沖測試中，所有輸出未出現錯誤的情況。

3 結論

通過文中的分析及實驗結果，可以證明，在控制感性或容性輸出的器件時，若單片機腳位不足，或是難以使用太多連接線時（如在不同PCB板上，需要排線連接），通過CD4094實現擴展，是完全可以可靠實現控制的。