資源數據傳輸速率提升方法的研究*

徐思毅 夏 泳 陳孟奇 范月霞

(武漢船舶通信研究所 武漢 430200)

資源數據傳輸速率提升方法的研究*

徐思毅 夏 泳 陳孟奇 范月霞

(武漢船舶通信研究所 武漢 430200)

數據的傳輸處理速率對資源分發設備的工作效率影響極大,是其極為重要的性能指標之一。論文在探討影響數據傳輸速率因素的基礎之上嘗試了對數據通道各環節及數據處理流程進行優化,并對優化措施的有效性進行了定量分析。

資源分發; 數據通道; 數據傳輸

Class Number TP391

1 引言

資源分發是指從資源管理服務器獲取資源文件,對文件數據經過處理后,再根據需要將處理后的數據通過網絡發送至目標。資源分發設備需要支持同時向多個客戶端分發相同或不同類型的資源文件。分發的效率取決于數據傳輸處理的速率。因此,數據傳輸速率是分發設備最核心的技術指標之一。根據需求,其數據傳輸速率應不低于200Mbps,但是,當前現有的分發平臺的數據傳輸速率僅為20Mbps,遠低于實際應用要求。因此,如何提高當前分發設備的數據傳輸速率是本文研究的核心內容。

2 問題分析

2.1 數據傳輸通道介紹

本文所測的數據傳輸速率指的是數據從加固計算機被送到數據處理平臺中完成處理后,再返回到加固計算機這個過程的傳輸速率,包含數據處理的時間。這個過程的數據通道主要分成四個單元,如圖1所示,主機平臺接口單元、PCI-E接口單元、主控單元和數據處理單元。

分析該通道的數據傳輸速率時需要考慮七個環節：除了上述四個單元外,還有連接這四個單元的三處總線A、B、C。

理論上,可以由這七個環節各自的速率估算出平臺數據分發的速率。

1) A總線和PCI-E接口單元

A為PCI-E總線,它與PCI-E接口單元組成密碼卡的PCI-E通道。

單路PCI-E通道速率理論值為2.5Gbps,分發設備密碼卡采用4路PCI-E總線,因此分發設備PCI-E通道速率的理論值為2.5Gbps×4 = 10Gbps。

2) 主控單元

該單元的速率主要由主控軟件及主控芯片決定,據經驗估算主控單元速率處于330M～550M之間。

3) 數據處理單元

經過對當前設備的測試經驗,數據處理單元上的處理速率經測量約為800Mbps。

4) B、C均為EMIF總線

總線100MHz時鐘頻率,總線位寬為64bit的情況下,B、C兩處回環速率理論值最大可達到64×100M/2=3.2Gbps。

綜合以上各環節的速率值可以計算出整個環節的加密速率大約為

2.2 數據傳輸測速方法的設計

在數據傳輸速率的測試中,對當前設備平臺的數據處理及傳輸速率的測試方法如下：

1) 先對數據處理時間進行計時：當數據從主機平臺接口側驅動送入數據處理平臺時,開始計時。途徑PCI-E接口芯片進行處理,在經過主控芯片進行處理,再送入數據處理芯片進數據處理運算后,原路經過主控芯片、PCI-E接口芯片后回到主機側。至此,計時結束。所用時長為數據傳輸處理時間。

2) 根據測試所用數據量或文件大小及整個流程數據傳輸時間計算得到傳輸速率。

3) 分別循環1000次、2000次、 3000次、5000次和10000次進行計時測速。

實際測速結果記錄表設計表如表1所示。

表1 數據傳輸速率測試記錄表

由表1知,數據的傳輸速率較低,約25Mbps。該實際測試結果與前述2.1中理論值差距較大,實際值遠低于理論值,不能達到研制要求的200Mbps。因此,需要對數據通道各環節進行優化,進而達到提高數據處理平臺的數據傳輸速率的目的。

3 解決措施

3.1 原因分析

上一節的分析中,數據傳輸通道的四個核心單元是主機平臺接口單元、PIC-E接口單元、主控單元和數據處理單元。分析影響數據傳輸速率的原因,可能有很多,例如：數據處理單元的處理效率低、Linux驅動程序效率低、主控軟件效率較低、數據處理單元總線寬度過窄、主頻處理器平臺主頻較低等。

3.2 改進措施

通過對數據處理流程進行分析,可對以下幾部分進行優化：

1) 主頻處理器平臺單元

主頻處理器平臺CPU由原來的Intel Atom N2600更換為Intel Core i7-3517UE,主要技術參數改變為：主頻由1.6G提高到1.7G,L2 cache由1MB提高到4MB,總線帶寬由2.5GT/s提高到5GT/s,分發設備PCI-E通道速率為5Gbps×4 = 20Gbps。由于平臺速率受到PCI-E總線和處理器局部總線影響較大,因此可以看到總線帶寬和cache的提高帶來的傳輸速度的大幅提高。

更換主頻處理器平臺后再次進行測速,數據傳輸速率從約25Mbps提升到了約70Mbps,提升了80%,但距離預想要求的200Mbps仍有極大的差距。

2) PIC-E驅動單元

對于對更換主頻處理器平臺后的驅動代碼也進行了優化,數據讀取由之前查詢方式改為中斷方式,并對數據存取的操作采用匯編語言編寫。這時候對比1)再進行速度提升,從約70Mbps提升至約為120Mbps,提升了約70%,距離目標200Mbps仍有較大的差距。

3) 主控單元

在對主控單元內數據處理流程進行分析后,發現可以對其進行優化。如圖2,簡單來說,就是將數據從片外SDRAM改為存儲到片內RAM中。

設備模塊的主控芯片為DSP,由于協議處理復雜,數據開銷增大,需要片外的SDRAM進行緩存,程序進行數據處理的程序結構大致如圖3所示。

首先,主機側以分包方式(每包大小為4kbytes,可增大至15kbytes)通過PCI-E通道將數據傳輸至DSP,DSP解析協議數據后回復應答,并對每包數據緩存至片外的SDRAM(該SDRAM大小為32Mbytes)；

其次,待收齊所有待處理數據后,DSP以分包形式將緩存在SDRAM的數據傳輸至數據處理單元進行處理工作,處理后的數據緩存于片外SDRAM；

最后,數據處理工作完成,DSP以分包形式將處理后的數據發送至主機側。

改進的方案在現有的硬件平臺上,對平臺的應用程序中數據處理流向進行改變,如圖4所示。

首先,主機側通過PCIE通道發送數據(該數據包括第一包待處理數據)給DSP,DSP根據協議解析獲取數據的相關信息后,發送給接口FPGA；

其次,接口FPGA接收來自DSP應答后,如果是待處理的信息,則將該應答中的相關信息(或全部信息)與第一包處理前數據發送給數據處理單元,待數據處理單元處理完成并回復后,接口FPGA將該處理后數據返還給主機側；否則接口FPGA將該數據直接發送至主機側；

最后,主機側以分包方式將余下的待處理數據經接口FPGA直接發送至數據處理單元進行處理,不再經過DSP緩存轉發。

如此改進后,再次進行測試,數據處理傳輸速率得到了一定的提升,從120Mbps提升至約190Mbps,提升了約60%,距離目標200Mbps仍有一定的差距。

4) 流水線設計

對于DSP這種單處理器來說,軟件過程處理是串行的,但由于數據處理單元均用硬件實現,硬件優于軟件的最明顯的地方就是其并行處理的功能結構。其中最重要的優點就是,在某個時鐘的控制下,硬件的每個模塊均可同時進行,對于幾個沒有數據相互依賴性的模塊,可以在控制模塊的協調下完全相互獨立的執行自己的工作。而對于有數據依賴的模塊,雖然前一個模塊的數據處理完之后才將數據交給下一級處理,但是,在下一個模塊執行時,上級模塊又可以進行下一次操作。即使兩個模塊的執行速度不一致,只要將執行時間調整到兩者中的較大值即可。

流水線技術正是體現了這一設計思想,它是一種非常經濟且對于提高硬件處理能力非常有效的技術,采用流水線技術可以在不增加硬件或者僅僅需要增加少量硬件就可以將數據處理速度提高好幾倍。

在本研究中,數據處理單元建立兩個FIFO：輸入FIFO和輸出FIFO；主機側緩存兩個存儲空間：傳輸緩存區和接收緩存區。主機側中將傳輸緩存區分成幾個子模塊,每個子模塊就是一個專門的功能單元。在總線控制下,數據處理單元每次只要在輸入FIFO收到子模塊發過來的數據,就進行處理,并清空輸入FIFO后將處理之后的數據放入輸出FIFO,等待主機側進行數據讀取,并緩存至接收緩存區。如此完成多數據流的數據處理,其流水設計流程圖如圖5所示。

增加流水線的段數可以提高流水線的吞吐率,但如果段數過多,總的處理時間也會增加,也會增加緩沖區的數據量,所以需要根據處理的需要,選擇性價比最高的方法來選擇流水線的最佳段數。本研究中,以15kbytes數據大小為例,4kbytes為最佳段數,可達到數據傳輸的最大值。

經流水線設計后,再次進行測試,此時數據處理傳輸速率得到了進一步提升,從190Mbps提升到了約230Mbps,提升了約20%,達到了預期的性能指標,詳細的測試數據記錄在表2中。

3.3 效果驗證

經過改進后,對設備的數據傳輸速率再次進行測試,結果見表2,與改進前的對比見表3。

表2 改進后數據處理傳輸速率統計表

表3 改進前后數據處理傳輸速率對比

與改進前的測試結果對比,改進后分發設備的數據處理傳輸速率有了極大的提升,從約24Mbps提升至約228Mbps,達到了性能指標。

4 結語

通過對數據分發處理平臺的分析,不僅對數據通道各部分提出了優化措施,還對數據傳輸處理的過程也進行了優化。經過對優化前后的傳輸速率的測試對比,證明了優化措施的有效性。經過一系列的改進,最終資源分發平臺的數據傳輸速率從20Mbps提升到了220Mbps以上,達到了性能指標。

[1] 劉娟,田澤,黎小玉.PCI_E接口驅動軟件設計與實現[J].計算機技術與發展,2012(8):53-55.

[2] 楊志強,王厚軍,李力.Linux系統下的 PCI串口設備驅動[J].電子測量技術,2011(9):58-60.

[3] 楊健.文件傳輸加密原則及處理方式研究[J].科技創新與應用,2014(20):59.

[4] 馬雪英,章華,金勤.一個數據傳輸加密方案的設計與實現[J].計算機應用研究,2005(5):173-175.

[5] 米根鎖,王瑞峰.基于PCI總線流水式高速數據采集系統設計[J].自動化儀表,2006(8):32-33.

[6] 崔俊杰,郭宏.基于FPGA的實時數據采集與遠程傳輸系統設計[J].數據采集與處理,2005(3):366-370.

[7] X Pang, W Hu. The Design and Implementation of High Speed Data Acquisition System[J]. Chinese Journal os Scientific Instrument,2000:47-49.

[8] XY Wang, LU YingHua, LK Zhang. Design and Implementation of high-speed real-time Data Acquisition System based on FPGA[D].中國郵電高校學報(英文版),2006(4):61-66.

[9] XH Tian, K Zhang, Y Sun. The Design and Implementation of High-speed Data Acquisition System Based on FPGA[J]. Journal of Yangzhou Polytechnic College,2009:63-65.

[10] FU Xue, BU Xiongzhu, BY Shen. Design and Implementation of High Speed Acquisition and Storage System Based on FPGA[J]. Instrumentation Technology,2013:112-114.

Improvement of Data Transmission Rate of Data Distribution

XU Siyi XIA Yong CHEN Mengqi FAN Yuexia

(Wuhan Ship Communication Research Institute, Wuhan 430200)

The data distribution equipment is the mainstay of the data distribution system. The data transmission rate is one of the most important key performance indicators. Based on the analysis of factors which offect data transmission rate, this paper tries to improve various aspects of data channel and process of data and the efficiency of optimization measures is analyzed quantitatively in this paper.

data distribution, data channel, data transmission

2016年10月10日,

2016年11月11日

徐思毅,女,碩士研究生,研究方向：信息安全。夏泳,男,研究員,研究方向：信息安全。陳孟奇,男,工程師,研究方向：信息安全。范月霞,女,工程師,研究方向：信息安全。

TP391

10.3969/j.issn.1672-9730.2017.04.012