QPSK信號波形生成電路設計

耿健+熊強強

【摘要】 根據調相法調制原理，設計了一種QPSK波形生成電路。由M序列產生一組二進制數據序列，通過串、并變換將輸入的信號序列分為兩兩一組的并行碼，并用傳輸門電路將其轉換為與之對應的正負電平。通過兩個乘法器分別對同相載波及正交載波進行二相調制，將兩路輸出疊加，得到調制的QPSK信號。

【關鍵字】 QPSK 電路

一、前言

最近由于低成本微控制器的出現以及民用移動電話和衛星通信的引入，數字調制技術日益普及。而數字式調制方式之一QPSK調制，具有采用微處理器的模擬調制方式所有優點，通訊鏈路中任何不足均可以借助軟件根除，它不僅可實現信息加密，而且通過誤差校準技術，使接收到的數據更加可靠，另外借助DSP，還可減小分配給每個用戶設備的有限寬帶，頻率利用率得以提高。所以在通訊技術中，它應用越來越廣泛了。

二、QPSK波形調制原理

首先將輸入的串行二進制信息序列經串-并變換，變成m=log2M個并行數據流，每一路的數據率是R/m，R是串行輸入碼的數據率。I/Q信號發生器將每一個m比特的字節轉換成一對（pn，qn）數字，分成兩路速率減半的序列，電平發生器分別產生雙極性二電平信號I（t）和 Q（t），然后對cosωct和sinωct進行調制，相加后即得到QPSK信號。

三、硬件設計

3.1 QPSK波形生成電路原理圖

根據QPSK調制原理設計出電路結構圖，如圖1所示：

3.2 二進制信息序列

1、載波和時鐘脈沖產生。在設計中，用晶振電路產生10MHz載波。將載波分頻，用74LS160集成電路實現，再2分頻，用D觸發器實現，得到1MHz的時鐘脈沖。

2、M序列設計。由于實驗需要產生二進制序列，因此，要設計偶數位循環的M序列，將序列長度定為M=10，選用摸10的同步計數器74LS160，令其在狀態轉移過程中的，每一狀態穩定時，輸出符合給定序列要求的信號。在74LS160摸10同步計數器基礎上加上F函數的輸出組合電路，就構成產生“1111000110”序列信息的計數型序列信號發生電路，得到實驗所需的二進制信息序列。

3、串/并變換電路設計。串/并轉換電路主要由D觸發器[4]構成。M序列產生的數碼序列串行輸入，在移存脈沖作用下，通過第1個時鐘脈沖的作用，將輸入的第1位數碼存入第1級的觸發器Q1，在第2個時鐘脈沖作用下，第2位數碼存入Q1，而第1位數碼移存至第2級觸發器Q2，由第5級D觸發器和兩個非門組成并行輸出指令，作用于Q3和Q4，因而在輸出端Q3，Q4并行輸出第2位數碼。

3.3 電平轉換

經過串/并變換電路并行輸出的雙比特碼元是兩個二進制碼元，需要通過電平轉換器轉換成與之對應的正負電平、負電代表0，正電代表1。

當二進制碼“1”輸入電平轉換器，根據COMS傳輸門工作原理，TG1不導通，TG2導通，輸出端輸出高平電壓。

當二進制碼“0”輸入電平轉換器，根據COMS傳輸門工作原理，TG1導通，TG2不導通，輸出端輸出低平電壓。

3.4 乘法器和加法器

1、乘法器。模擬乘法器是對兩個模擬信號（電壓或電流）實現相乘功能的的有源非線性器件。主要功能是實現兩個互不相關信號相乘，即輸出信號與兩輸入信號相乘積成正比。在本次設計中，根據需要，選用集成塊AD633乘法器實現。根據VC和VS 為乘法器的兩個輸入端，輸入兩個相乘信號。W和Z是一個輸出端，可以將其中一個接地，從另一端輸出。

2、加法電路。用集成運放加反饋網絡構成的運算電路[5]來實現兩路疊加.R1=R2=R4=Rf1=Rf2=3kΩ，平衡電阻R3=R1//R2//Rf1=1kΩ，R5=R4//Rf2=1.5kΩ。這個電器接成兩個反相放大器，由于電路存在虛短，在P端接地時，N點為虛地。顯然，此電路屬于多端輸入的并聯負反饋電路，對反向輸出節點c可以寫出以下等式：

R4，R5，Rf2和運放構成一個放大倍數為1的方向放大器，從而使輸出信號反向，消去上式的負號，實現兩路信號的疊加。由此便得到QPSK調制信號。

參 考 文 獻

[1]樊昌信.通信原理[M].國防工業出版社.2006.7

[2]章堅武.移動通信[M].西安電子科技大學出版社.2007.8

[3]劉國梁、榮昆璧.衛星通信[M]西安電子科技大學出版社.2001.6