433 MHz CMOS功率放大器設計

胡世林，孫 凱，2，郝明麗

（1.中國科學院微電子研究所 新一代通信射頻芯片技術北京市重點實驗室，北京100029；2.山東大學 信息科學與工程學院，山東 濟南250100）

433 MHz CMOS功率放大器設計

胡世林1，孫 凱1，2，郝明麗1

（1.中國科學院微電子研究所 新一代通信射頻芯片技術北京市重點實驗室，北京100029；2.山東大學 信息科學與工程學院，山東 濟南250100）

基于IBM 0.18um SOI CMOS工藝，設計了一款工作在433 MHz的兩級AB類功率放大器。驅動級和輸出級均采用共源共柵結構以提高電源電壓，從而提高輸出功率。采用了自適應偏置電路解決了共源管和共柵管之間電壓分布不均的問題，提高了電路可靠性。輸入級采用了電壓-電壓反饋降低增益，提高電路穩定性。片內集成了輸入匹配、級間匹配電路。后仿真結果表明，該放大器的增益為33.97 dB，1 dB壓縮點為28.12 dBm,PAE為23.86%。

功率放大器；SOI；共源共柵；自適應偏置；電壓-電壓反饋

近年來，基于CMOS工藝的高性能射頻功率放大器一直是研究的熱點和難點[1-3]。一方面，基于CMOS工藝的射頻電路易與數字電路集成，從而降低整體芯片的成本；另一方面，隨著CMOS工藝進入深亞微米區域，器件的擊穿電壓也隨著降低，限制了CMOS功率放大器的輸出功率。

對于功率放大器而言，輸出功率與電源電壓的平方成正比，與漏端的負載阻抗成反比[4]。所以，可以通過增大電源電壓和減小負載阻抗來提高輸出功率。但是由于負載阻抗必須匹配到50歐姆，而較低的負載阻抗會使得輸出阻抗轉換網絡的阻抗轉換比偏高。由集總參數元件組成的阻抗轉換網絡功率損耗會隨著阻抗轉換比的升高而升高[5]。故而，漏端的負載阻抗不能取的過低。所以，就提高功率放大器的輸出功率而言，提高電源電壓的優勢比降低負載阻抗更明顯。

以文中設計的433MHz功率放大器為例：433 MHz這一頻段短距離傳輸能力強，廣泛應用于物聯網、智能家居等領域[6]，但是屬于免申請段發射接收頻率，不需要管理，導致該頻段的設備易被干擾，所以無線通信系統需要使用較大輸出功率的功率放大器[7]。為了降低CMOS器件低擊穿電壓對性能造成的負面影響，文中設計的功率放大器采用了一種自適應偏置共源共柵放大電路。該電路能夠均勻的將電壓分布在共源管和共柵管，從而使得電路即使工作在比較高的電源電壓下，也依舊能夠保證可靠性。

1 自適應偏置電路設計

如圖1是普通共源共柵電路原理圖[8]，其中M1的漏極和M2的源極連在一起，這樣可以增加輸出阻抗，提高增益；另外，由于M1和M2共同分擔電源電壓，因此可以適當提高電源電壓以增加輸出功率。Cblock1和Cblock2是交流耦合電容， 在輸入輸出端隔離直流信號；Lchoke是扼流電感，用來避免輸出交流信號通過M2的漏端流出到地。下面我們來分析一下在大信號情況下，共柵管和共源管的電壓分布。

圖1 普通共源共柵放大電路

在不考慮knee電壓的情況下，M2的漏極電壓擺幅是0到2倍Vdd[9]。所以，M2柵漏電壓最大為：

當g1點電壓達到最小時，根據共源電路的特性，d1點電壓達到最高；根據共柵電路的特性，d2點電壓也達到最高。因此，當g1電壓趨近于0時，d2點電壓達到2Vdd，而d1點電壓最高不能超過Vbias2，故M1柵漏電壓最大值為：

由于 M2偏置在飽和區， 即 Vdd＞Vbias2， 所以Vmax_M2＞Vmax_M1。為了保證M1管的可靠性，就必須選擇較小的電源電壓，從而降低了最大輸出功率。

為了消除因為共源管和共柵管因為柵漏電壓分布不均給輸出功率帶來的不利影響，本文采用了能自動調節M2柵極電壓的電路。新增電路如下圖虛線框內所示：

現在來分析一下自適應偏置電路的原理。

圖3為M2管的交流小信號電路圖。直觀上理解，一方面Cadapt可以給M2柵端電壓Vg充放電，另一方面由于Cgd的存在，Vg可以隨著Vd變化。所以，Vg變得不再固定。下面是詳細推導：

由漏端的電流守恒可得：

圖2 自適應偏置共源共柵放大電路

圖3 交流小信號圖

由柵端電流守恒可得：

（3）（4）式同時對Vs微分，消去dVd得

M2的最大柵漏電壓為：

M1的最大柵漏電壓為：

通過觀察（6）（7），變量Cadapt在兩式最后一項的分母上，通過適當調節Cadapt的值可以得到Vmax_M1= Vmax_M2。

如此，可以使得M1管和M2管的柵漏電壓達到相同，電源電壓達到最大。最后，電路的電源電壓設定為4.2 V，在電路的瞬態仿真過程中，共源管和共柵管都工作在安全區域以內。

2 功率放大器設計

文中設計了一款基于SOI CMOS工藝，工作頻率在433MHz的AB類功率放大器[10]。該放大器由兩級組成，原理圖如圖4。

圖4 功率放大器芯片原理圖

虛線內部是片上部分，輸入匹配電路，級間匹配電路均采用CLC匹配形式，有利于調節匹配網絡Q值，拓展帶寬[11]；同時也省去了耦合電容。由于仿真得到的電感值偏高，在版圖上的面積過大，所以為了節省面積，降低芯片成本，電感放在片外由分立元件實現。負載阻抗匹配網絡對功放的輸出功率影響最大，為了防止仿真模型不夠精確造成實際輸出功率不夠理想，所以也放在片外實現。

為了滿足輸出功率的要求，設計從輸出級開始。ADS2014的sourcepull模板和loadpull模板通過仿真出電路在不同負載阻抗和源阻抗的情況下的輸出功率，PAE和增益來得到最佳負載阻抗和源阻抗。針對設計要求，我們設定MOS管的尺寸為12 mm。C1、R1和C2、R2分別構成輸出級和驅動級的自適應偏置電路。C1值和C2確定為5 pF，R1和R2的值確定為10.8 k歐姆；確定為M1和M3的柵壓確定為0.55 V。

當驅動級的尺寸選為2 mm時，輸出功率能夠滿足驅動輸出級的要求。但是，在設計過程中發現，在不加反饋的情況下，整個電路的功率增益為42.29 dB，并且低頻出現震蕩。因此，為了降低驅動級增益，保證電路的穩定性，在驅動級共源管的柵端和共柵管的漏端串聯電阻Rf和電容Cf形成電壓-電壓反饋。經過反復調試Rf和Cf的值，最后確定當Rf為500歐姆，Cf為1pF時，低頻震蕩消失，此時，功率增益為34 dB。

由于芯片通過鍵合線連接到PCB板上，而鍵合線會降低電路的輸出功率，增益以及增加電路的不穩定性[12]。所以，前仿真設計時必須考慮鍵合線的影響。通過ADS提供的鍵合線模型，仿真出單根鍵合線在433 MHz下阻抗值為0.035+j*0.968，其中實部可忽略不計，虛部等效為356 pH的電感。為了減少鍵合線對電路的影響，需要對版圖做優化設計。如圖4所示，M3的漏極接地，此處的鍵合線對電路性能的影響最大。由于M3和M4的尺寸較大，可以采用對稱式布局使得M3的接地pad盡可能大，這樣可以打上多根鍵合線，減小電感。另外，M3漏端的接地引線采用工藝庫中電導率最高的頂層金屬實現，寄生阻抗值可以達到最小。最后版圖布局如圖5所示，M3的兩個接地pad分別可以打3根鍵合線，由于互感的存在，仿真得到的等效電感值為200pH。同時應用HFSS軟件對鍵合線的仿真驗證[13]，與ADS得到的結果大致相同。

最后，電路前仿真得到線性增益為35.013 dB，輸出1 dB壓縮點的功率為29.01 dBm，此時的PAE為28.16%。

3 后仿真結果和分析

版圖照片如圖5所示。

圖5 版圖照片

后仿真得到的S參數如下所示：

仿真過程中，片外分立元件使用村田提供的器件庫來實現。其中輸入匹配網絡和級間匹配網絡的兩個電感值分別為22 nH和12 nH。片內集成的四個電容值分別是6 pF、7.94 pF、5.73 pF和10.7 pF。版圖由Cadence軟件繪制完成。仿真結果如圖7，在輸入信號頻率為433 MHz，信號源阻抗和負載阻抗為50歐姆情況下，小信號參數S11和S22均在-10 dB以下，匹配良好；S21達到了34 dB，增益符合要求。

圖6 S參數

圖7為輸出功率，增益，PAE隨輸入功率變化的曲線圖。

圖7 輸出功率、增益、PAE隨輸入功率的變化

由圖中我們可以看出，線性增益為33.97 dB，功率增益1 dB壓縮點的輸出功率為28.12 dBm，PAE為23.86%；功率3dB壓縮點的輸出功率為29.01dBm，PAE為29.54%。對比前仿真的結果，性能出現了惡化，這是因為后仿真中考慮了導線、管芯之間的高頻寄生電容和電感。另外，該電路的缺點是PAE偏低，可以通過采用Doherty電路結構[14]或包絡跟蹤電源調制器[15]來提高效率。

4 結 論

設計了一款433 MHz CMOS共源共柵功率放大器。該電路的特點在于應用了自適應偏置電路以提高可靠性；并且在片內集成了輸入匹配電路和級間匹配電路；輸出功率和增益較大。測試結果表明，該放大器線性增益為33.97 dB，功率增益1 dB壓縮點的輸出功率為28.12 dBm，PAE為23.86%。

[1]林俊明，鄭耀華，張志浩，等.CMOS射頻功率放大器高效率和高線性度研究進展 [J].電子技術應用，2015，41（11）:17-23.

[2]P.Oβmann.Design of a Fully Integrated Two-Stage Watt-Level Power Amplifier Using 28-nm CMOS Technology[J].IEEE Transactions on Microwave Theory and Techniques，2016，64（1）:188-199

[3]G.Xu，T.Liu，Y.Ye，J.Li，F.M.Ghannouchi.Generalisedtwobox cascaded Hammerstein-like digital predistorter for wide-band RF power amplifiers[J]Electronics Letters，2016，55（4）:293-295

[4]池保勇，余志平，石秉學.CMOS射頻集成電路分析與設計[M].北京:清華大學出版社，2006：294-295.

[5]Ichiro Aoki，Scott Kee，Rahul Magoon et al.A fully-integerated quad-band GSM/GPRS CMOS power amplifier[J].IEEE Journal of Solid-State Circuits，2008，43（12）:2747-2758.

[6]劉杰，章韻，陳建新.利用利用433 MHz射頻通信技術實現智能家居系統[J].計算機應用，2012，32（S2）:68-72

[7]Guohua Yang，Kui Zhang，Nirvana Meratnia，et al.Finding optimum settings for a 433MHz radio for long range communication，information science and control engineering（ICISCE），2015 2nd International Conference on[C]//Shanghai，2015:239-244

[8]Behzad Razavi，陳貴燦，程軍.模擬CMOS集成電路設計[M].西安:西安交通大學出版社，2003：70-75.

[9]Thomas H.Lee，余志平，周潤德.CMOS射頻集成電路設計[M].北京:電子工業出版社，2012：378-380.

[10]鄧宏貴，曹祥，羅安，等.AB類功率放大器的設計與仿真研究[J].光電子技術，2005，25（4）:229-233.

[11]陳邦媛.射頻通信電路[M].北京:科學出版社，2002.

[12]周永強，王立新，張萬榮，等.射頻功率晶體管內匹配技術中鍵合線的建模仿真與參數提取[J].電子器件，2011（4）:363-366.

[13]馮坤，朱思衡，鄒晶晶，等.PCB、鍵合線和芯片聯合仿真方法的研究[J].微波學報，2012（S2）:252-254.

[14]Jang H，Roblin P，Quindroit C，et al.Asy-mmetric doherty power amplifier designed using modelbased nonlinear embedding[J].IEEE Transac-tions on Microwave Theory and Techniques，2014，62（12）:3436-3451.

[15]Watkins G T，Mimis K.A 65%efficient envelope tracking radio-frequency power amplifier for orthogonal frequency division multiplex[J].IET Microwaves，Antennas&Propagation，2015，9（7）:676-681.

433MHz CMOS power amplifier design

HU Shi-lin1，SUN Kai1，2，HAO Ming-li1
（1.Institute of Microelectronics of Chinese Academy of Sciences，Beijing 100029，China；2.School of Information Science and Engineering,Shandong University，Jinan 250100，China）

A 433MHz class-AB power amplifier is designed based on IBM 0.18um SOI CMOS process.To improve the output power,the driver stage and the output stage is designed using the cascade structure.To solve the problem of the unbalanced voltage between the common gate MOSFET and the common source MOSFET,the self-adaptive-bias design is used,and this improves the reliability of the circuit.This chip integrates the input match circuit and the inter stage match circuit.The post-simulation shows that the gain of the amplifier is 33.97dB,1dB compression point is 28.12dBm and the PAE is 23.86%.

power amplifier；SOI；cascode；self-adaptive-bias；voltage-voltage feedback

TN432

：A

：1674－6236（2017）05-0158-04

2016-03-16稿件編號：201603197

胡世林（1990—），男，湖北黃岡人，碩士。研究方向：射頻集成電路設計。