數字集成電路的發展及未來

吳建淇

摘 要

本文分析了智能功率集成電路的發展歷程、應用狀況和研究現狀，希望能拋磚引玉，對相關領域的研究有所貢獻。

【關鍵詞】智能功率集成電路 無刷直流電機 前置驅動電路 高壓驅動芯片

1 智能功率集成電路發展歷程

功率集成電路（Power Integrated Circuit，PIC）最早出現在七十年代后期，是指將通訊接口電路、信號處理電路、控制電路和功率器件等集成在同一芯片中的特殊集成電路。進入九十年代后，PIC的設計與工藝水平不斷提高，性能價格比不斷改進，PIC才逐步進入了實用階段。按早期的工藝發展，一般將功率集成電路分為高壓集成電路（High Voltage Integrated Circuit，HVIC）和智能功率集成電路（Smart Power Integrated Circuit，SPIC）兩類，但隨著PIC的不斷發展，兩者在工作電壓和器件結構上（垂直或橫向）都難以嚴格區分，已習慣于將它們統稱為智能功率集成電路（SPIC）。

2 智能功率集成電路的關鍵技術

2.1 離性價比兼容的CMOS工藝

BCD（Bipolar-CMOS-DMOS）工藝是目前最主要的SPIC制造工藝。它將Bipolar，CMOS和DMOS器件集成在同一個芯片上，整合了Bipolar器件高跨導、強負載驅動能力，CMOS器件集成度高、低功耗的優點以及DMOS器件高電壓、大電流處理能力的優勢，使SPIC芯片具有很好的綜合性能。BCD工藝技術的另一個優點是其發展不像標準CMOS工藝，遵循摩爾定律，追求更小線寬、更快速度。該優點決定了SPIC的發展不受物理極限的限制，使其具有很強的生命力和很長的發展周期。歸納起來，BCD工藝主要的發展方向有三個，即高壓BCD工藝、高功率BCD工藝和高密度BCD工藝。

2.2 大電流集成功率器件

隨著工藝和設計水平的不斷提高，越來越多的新型功率器件成為新的研究熱點。首當其沖的就是超結（SJ，Superjunction）MOS器件。其核心思想就是在器件的漂移區中引入交替的P/N結構。當器件漏極施加反向擊穿電壓時，只要P-型區與N-型區的摻雜濃度和尺寸選擇合理，P-型區與N-型區的電荷就會相互補償，并且兩者完全耗盡。由于漂移區被耗盡，漂移區的場強幾乎恒定，而非有斜率的場強，所以超結MOS器件的耐壓大大提高。此時漂移區摻雜濃度不受擊穿電壓的限制，它的大幅度提高可以大大降低器件的導通電阻。由于導通電阻的降低，可以在相同的導通電阻下使芯片的面積大大減小，從而減小輸入柵電容，提高器件的開關速度。因此，超結MOS器件的出現，打破了“硅極限”的限制。然而，由于其制造工藝復雜，且與BCD工藝不兼容，超結MOS器件目前只在分一立器件上實現了產品化，并未在智能功率集成電路中廣泛使用。

其他新材料器件如砷化嫁（GaAs），碳化硅（SiC）具有禁帶寬度寬、臨界擊穿電場高、飽和速度快等優點，但與目前廠泛產業化的硅基集成電路工藝不兼容，其也未被廣泛應用于智能功率集成電路。

2.3 芯片的可靠性

智能功率集成電路通常工作在高溫、高壓、大電流等苛刻的工作環境下，使得電路與器件的可靠性問題顯得尤為突出。智能功率集成電路主要突出的可靠性問題包括閂鎖失效問題，功率器件的熱載流子效應以及電路的ESD防護問題等。

3 智能功率集成電路的應用

從20年前第一次被運用于音頻放大器的電壓調制器至今，智能功率集成電路已經被廣泛運用到包括電子照明、電機驅.動、電源管理、工業控制以及顯示驅動等等廣泛的領域中。以智能功率集成電路為標志的第二次電子革命，促使傳統產業與信息、產業融通，已經對人類生產和生活產生了深遠的影響。

作為智能功率集成電路的一個重要分支，電機驅動芯片始終是一項值得研究的課題。電機驅動芯片是許多產業的核心技術之一，全球消費類驅動市場需要各種各樣的電動機及控制它們的功率電路與器件。電機驅動功率小至數瓦，大至百萬瓦，涵蓋咨詢、醫療、家電、軍事、工業等眾多場合，世界各國耗用在電機驅動芯片方面的電量比例占總發電量的60%-70%。因此，如何降低電機驅動芯片的功耗，提升驅動芯片的性能以最大限度的發揮電機的能力，是電機驅動芯片未來的發展趨勢。

4 國內外研究現狀

國內各大IC設計公司和高校在電機驅動芯片的研究和開發上處于落后地位。杭州士蘭微電子早期推出了單相全波風扇驅動電路SD1561，帶有霍爾傳感器的無刷直流風扇驅動電路SA276。其他國內設計公司如上海格科微電子，杭州矽力杰、蘇州博創等均致力于LCD，LED，PDP等驅動芯片的研發，少有公司在電機驅動芯片上獲得成功。國內高校中，浙江大學、東南大學、電子科技大學以及西安電子科技大學都對高壓橋式驅動電路、小功率馬達驅動電路展開過研究，但芯片性能相比于國外IC公司仍有很大差距。

而在功率器件的可靠性研究方面，世界上各大半導體公司和高校研究人員已經對NLDMOS的熱載流子效應進行了廣泛的研究。對應不同的工作狀態，有不同的退化機制。直流工作狀態下，中等柵壓應力條件下，退化主要發生在器件表面的溝道積累區和靠近源極的鳥嘴區；高柵壓應力條件下，由于Kirk效應的存在，退化主要發生在靠近漏極的側墻區以及鳥嘴區。當工作在未鉗位電感性開關（UIS} Unclamped Inductive Switching）狀態的時候，會反復發生雪崩擊穿。研究表明，NLDMOS的雪崩擊穿退化主要是漏極附近的界面態增加引起的，且退化的程度與流過漏極的電荷量密切相關。雪崩擊穿時流過器件的電流越大，引起的退化也越嚴重。

參考文獻

[1]洪慧，韓雁，文進才，陳科明.功率集成電路技術理論與設計[M].杭州：浙江大學出版社，2011.

[2]易揚波.功率MOS集成電路的可靠性研究和應用[D].南京：東南大學，2009.

[3]馬飛.先進工藝下集成電路的靜電放電防護設計及其可靠性研究[D].杭州：浙江大學，2014.

[4]鄭劍鋒.基于高壓工藝和特定模式下的ESD防護設計與研究[D].杭州：浙江大學，2012.

作者單位

泉州師范學院 福建省泉州市 362002