計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)的設(shè)計(jì)實(shí)現(xiàn)

王小妮

【摘要】 多核綜合實(shí)驗(yàn)在計(jì)算機(jī)實(shí)驗(yàn)教學(xué)中發(fā)揮了日益重要的作用，對(duì)于滿足計(jì)算機(jī)應(yīng)用和發(fā)展來(lái)說(shuō)，具有十分重要的意義。本文分析了計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)的設(shè)計(jì)實(shí)現(xiàn)，注重對(duì)原有計(jì)算機(jī)實(shí)驗(yàn)教學(xué)進(jìn)行創(chuàng)新，以滿足計(jì)算機(jī)發(fā)展需要。

【關(guān)鍵詞】 計(jì)算機(jī)系統(tǒng) 系統(tǒng)結(jié)構(gòu) 多核 綜合實(shí)驗(yàn)

前言：所謂的“多核”是指一塊芯片上集成多個(gè)處理器，這些處理器之間不需要設(shè)置共享關(guān)鍵資源，各自擁有獨(dú)立的控制和計(jì)算部件。計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)的設(shè)計(jì)及應(yīng)用，有利于滿足計(jì)算機(jī)知識(shí)學(xué)習(xí)需要，更好地提升計(jì)算機(jī)應(yīng)用創(chuàng)新能力，使計(jì)算機(jī)原理和技術(shù)知識(shí)更好地被接受和應(yīng)用。

一、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)發(fā)展現(xiàn)狀

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)的發(fā)展，是基于多核技術(shù)發(fā)展到一定階段的產(chǎn)物，多核綜合實(shí)驗(yàn)在滿足實(shí)驗(yàn)教學(xué)方面，也發(fā)揮了重要的作用。多核計(jì)算機(jī)的出現(xiàn)，具有代表性的廠家為IBM、Sun，其利用計(jì)算機(jī)理論對(duì)多核處理器進(jìn)行設(shè)計(jì)，對(duì)多個(gè)計(jì)算機(jī)內(nèi)核進(jìn)行集成，以提升計(jì)算機(jī)的計(jì)算速度[1]。2007年1月份，Intel配置了2個(gè)4核處理器的8核計(jì)算機(jī)，隨后Intel公司推出了roadmap，主流處理器達(dá)到144核，這表明多核計(jì)算機(jī)技術(shù)手段已經(jīng)被人們掌握，可以應(yīng)用于工作和學(xué)習(xí)當(dāng)中。在對(duì)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)應(yīng)用過(guò)程中，清華大學(xué)設(shè)計(jì)了FPGA的開(kāi)放式教學(xué)CPU設(shè)計(jì)，并利用Windows/Linux進(jìn)行多核編程實(shí)驗(yàn)；南京大學(xué)配置Altera DE2實(shí)驗(yàn)板，利用硬件描述語(yǔ)言進(jìn)行CPU設(shè)計(jì)；浙江大學(xué)開(kāi)設(shè)了基于FPGA的CPU設(shè)計(jì)和多核編程實(shí)驗(yàn)。隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核化發(fā)展，人們對(duì)開(kāi)展多核綜合實(shí)驗(yàn)工作進(jìn)行關(guān)注，并紛紛開(kāi)設(shè)相關(guān)課程，注重提升計(jì)算機(jī)實(shí)驗(yàn)動(dòng)手能力，使多核技術(shù)能夠被更好的理解和掌握[2]。

二、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)的設(shè)計(jì)實(shí)現(xiàn)

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)設(shè)計(jì)過(guò)程中，需要對(duì)多核實(shí)驗(yàn)關(guān)注的知識(shí)點(diǎn)予以把握，并且在設(shè)計(jì)過(guò)程中，保證實(shí)驗(yàn)設(shè)計(jì)具有創(chuàng)新性，以滿足實(shí)際需要。具體內(nèi)容我們可以從下面分析中看出：

2.1多核綜合實(shí)驗(yàn)的知識(shí)點(diǎn)

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核實(shí)驗(yàn)設(shè)計(jì)，要注重對(duì)多核的本質(zhì)及技術(shù)要點(diǎn)進(jìn)行把握，從而使人們通過(guò)多核實(shí)驗(yàn)，能夠掌握多核技術(shù)，對(duì)原有的計(jì)算機(jī)結(jié)構(gòu)進(jìn)行創(chuàng)新，更好地滿足實(shí)際發(fā)展需要。計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)涉及的知識(shí)點(diǎn)主要包括以下幾點(diǎn)：1、硬件設(shè)計(jì)技術(shù)、Cache與存儲(chǔ)一致性、IO管理；2、多核技術(shù)與單核技術(shù)之間的差異性、嵌入式多核芯片技術(shù)、Cell、OpenSpare、Intel雙核芯片；3、多核體系結(jié)構(gòu)特征、多核API優(yōu)化函數(shù)庫(kù)；4、多線程編程對(duì)多核技術(shù)應(yīng)用的影響、 Windows/Linux編程技術(shù)、OpenMP對(duì)多核的支持、多線程程序性能測(cè)評(píng)方法。

在進(jìn)行多核綜合實(shí)驗(yàn)教學(xué)過(guò)程中，要對(duì)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)包括的技術(shù)要點(diǎn)內(nèi)容予以把握，在實(shí)驗(yàn)設(shè)計(jì)時(shí)，能夠?qū)@些內(nèi)容進(jìn)行涵蓋[3]。

2.2多核綜合實(shí)驗(yàn)設(shè)計(jì)實(shí)現(xiàn)

多核綜合實(shí)驗(yàn)設(shè)計(jì)過(guò)程中，需要考慮到硬件設(shè)計(jì)和軟件設(shè)計(jì)相關(guān)內(nèi)容。硬件設(shè)計(jì)方面，利用FPGA指令進(jìn)行單CPU實(shí)驗(yàn)，并在后期結(jié)合FPGA特征，設(shè)計(jì)多個(gè)處理器內(nèi)核，進(jìn)行操作系統(tǒng)移植，保證CPU具有多核特性；軟件設(shè)計(jì)方面，利用Windows/Linux多核多線程編程實(shí)驗(yàn)，對(duì)編程的思想和方法予以認(rèn)知和理解，增強(qiáng)程序設(shè)計(jì)能力[4]。具體的實(shí)驗(yàn)設(shè)計(jì)，我們可以從下面分析中看出：

1、實(shí)驗(yàn)?zāi)康摹６嗪司C合實(shí)驗(yàn)設(shè)計(jì)的目的在于使學(xué)生能夠?qū)τ?jì)算機(jī)內(nèi)部結(jié)構(gòu)和相關(guān)工作原理予以認(rèn)知，能夠掌握CPU分析、應(yīng)用和設(shè)計(jì)的能力。同時(shí)，對(duì)硬件描述語(yǔ)言、EDA軟件、FPGA芯片能夠進(jìn)行有效使用，具有一定的硬件動(dòng)手能力，對(duì)硬件技術(shù)知識(shí)更好地了解。

2、平臺(tái)設(shè)計(jì)。平臺(tái)設(shè)計(jì)主要應(yīng)用PC、FPGA-CPU、單片機(jī)控制電路等組成。

3、實(shí)驗(yàn)內(nèi)容。借助于Verilog HDL/VHDL實(shí)現(xiàn)CPU軟核，并利用EDA工具軟件進(jìn)行系統(tǒng)的模擬和測(cè)試，之后將模擬測(cè)試的內(nèi)容加載到FPGA芯片中，保證單CPU能夠以FPGA指令形成。通過(guò)利用FPGA芯片，對(duì)CPU的功能進(jìn)行拓展，保證原有實(shí)驗(yàn)存在的缺陷和相關(guān)問(wèn)題得到有效解決。同時(shí)，Windows/Linux多核多線程實(shí)驗(yàn)利用win32API、MFC進(jìn)行實(shí)驗(yàn)操作，對(duì)可編程邏輯器件、操作系統(tǒng)功能予以了解和認(rèn)知。

除此之外，實(shí)驗(yàn)設(shè)計(jì)過(guò)程中，還需要對(duì)實(shí)驗(yàn)測(cè)試的參數(shù)和指標(biāo)范圍予以明確。選擇16個(gè)32位的寄存器，總線寬度為32位數(shù)據(jù)。

結(jié)束語(yǔ)：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)教學(xué)，注重對(duì)計(jì)算機(jī)實(shí)驗(yàn)教學(xué)的實(shí)踐性予以把握，通過(guò)利用多核技術(shù)，更好地提升人們對(duì)計(jì)算機(jī)軟硬件知識(shí)的理解和掌握，并使人們?cè)趯W(xué)習(xí)計(jì)算機(jī)技術(shù)過(guò)程中，能夠創(chuàng)新發(fā)展，對(duì)相關(guān)理論進(jìn)行更好的認(rèn)知。因此，在進(jìn)行多核綜合實(shí)驗(yàn)過(guò)程中，要注重對(duì)FPGA技術(shù)予以有效把握，對(duì)多核技術(shù)內(nèi)涵更好地理解。

參 考 文 獻(xiàn)

[1]于永斌，徐潔，王華，張鳳荔，吳曉華，丁旭陽(yáng). 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程多核創(chuàng)新實(shí)驗(yàn)探索[J]. 實(shí)驗(yàn)科學(xué)與技術(shù)，2011，03：68-71.

[2]. 自動(dòng)化技術(shù)、計(jì)算機(jī)技術(shù)[J]. 中國(guó)無(wú)線電電子學(xué)文摘，2011，05：167-246.

[3]于永斌，徐潔，王華，張鳳荔，廖建明，周世杰. 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程中多核實(shí)驗(yàn)的設(shè)計(jì)[J]. 計(jì)算機(jī)教育，2011，19：40-42+50.

[4]葉婭蘭，徐潔，刑建川，王華. 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)多核綜合實(shí)驗(yàn)的設(shè)計(jì)實(shí)現(xiàn)[J]. 實(shí)驗(yàn)科學(xué)與技術(shù)，2011，S1：269-271.