一種成本更低的全新靜態DRAM存儲單元

Kilopass科技有限公司 首席技術官兼研發高級副總裁Harry Luan

?

一種成本更低的全新靜態DRAM存儲單元

Kilopass科技有限公司 首席技術官兼研發高級副總裁Harry Luan

Kilopass研發出了一種全新的靜態隨機存取存儲器(static RAM)存儲單元，可被用作DRAM存儲單元。它被稱為垂直分層晶閘管(Vertical Layered Thyristor)存儲單元，或簡稱VLT存儲單元。這種單元存儲的內容是靜態的，因此不需要刷新。它可以使用現有晶圓工廠中的設備來制造，無須使用新的材料或工藝。

VLT器件不僅性能良好，且比傳統DRAM更加經濟。在接下來的討論中，我們會先簡單介紹VLT存儲單元，然后在成本構成的各個方面與傳統DRAM進行比較。最終我們會向讀者證明，使用VLT存儲單元制造的存儲陣列比用傳統DRAM存儲單元制造的存儲陣列節約大約45%的成本，并同時保持與LPDDR4標準的兼容性。

VLT存儲單元

Kilopass的新存儲單元由一個垂直分布的晶閘管(即半導體控制整流器，簡稱SCR)構成。pnpn堆疊構建于一個p-阱(p-well)之上，從而防止空穴干擾相鄰的存儲單元。

圖1 VLT存儲單元pnpn堆疊形成了一個可存儲狀態的晶閘管。底部的n型層通過掩埋在淺溝道隔離(STI)結構中的金屬鎢來連接，并每隔一段連接到金屬1層的銅上。

底部的n型層形成了一條掩埋的字線，字線上相鄰的單元通過淺溝道中的鎢金屬橋來連接。因為鎢材料的電阻率較高，這條掩埋的字線大概每隔32個就會抽一次頭，以確保整個掩埋段上無過大壓降。為了保持整體性能，連接這些抽頭的是一條金屬1層的銅線。

與傳統DRAM存儲單元相比，VLT存儲單元擁有如下特性：其存儲數據的機理不涉及任何新的物理結構，也不需要使用任何新材料，所有的制造步驟都可以使用晶圓廠里現有的設備來完成，這意味著晶圓廠不需要投資任何新的設備；對于傳統DRAM生產商來說，應該會很熟悉制造VLT的每個工藝步驟；對于邏輯芯片代工廠而言，制造VLT所用的絕大多數步驟都是標準工藝步驟。在標準邏輯器件中一般不會涉及掩埋字線，然而所有其他步驟都可以使用標準CMOS工藝的設備與材料來完成。

大幅節約成本

在VLT技術和傳統DRAM技術之間，有五個不同點會導致二者最終成本的差異：存儲單元尺寸、陣列效率、金屬選擇、工藝復雜度以及刷新操作。下面我們在20納米，或至少是20余納米節點上進行比較。

分析成本時，區分一個存儲器解決方案中的兩個構成部分顯得至關重要。首先是存儲陣列，其成本受存儲和讀取存儲單元內容的技術所限制。其次是外部的存儲控制器接口電路。Kilopass在其中專注于降低存儲陣列的制造成本。雖然外部控制邏輯也會從我們的技術中受益，但量化比較存儲陣列的成本會更為直觀。

存儲單元大小

一個典型的、基于電容的DRAM存儲單元在20余納米工藝節點上的尺寸是54 nm×62 nm，即3348 nm2。DRAM通常被認為有一個抽象的存儲單元面積，即6 F2，F在這里代表最小的工藝特征尺寸。對于這類DRAM，所測得存儲單元的特征尺寸F為23.6 nm，這與其工藝節點的尺寸范圍相符合。我們可以用這個F值來與VLT存儲單元進行比較。

VLT存儲單元的尺寸是52 nm×45 nm，即2496 nm2，相比傳統DRAM所節省的面積恰好超過25%。使用23.6 nm的F值，我們發現VLT存儲單元的抽象面積是4.47F2。

存儲陣列效率

每種存儲器的結構都會有一個容量上限，即存儲陣列片，簡稱MAT。這個容量上限由驅動晶體管驅動字線的能力以及位線上傳感電壓差的能力決定。整個存儲器通過這些MAT排列而成，以達到期望的存儲容量。如果MAT容量較小，想達到同樣的總容量則需要排列更多的MAT。

由于使用銅作為金屬1層來連接掩埋的字線，VLT的結構可以將字線大幅度增長，從而增大MAT的容量。因為每個MAT都需要配以相應的譯碼器和驅動晶體管，MAT數量減少意味著除了存儲陣列之外的芯片面積相對減少，從而提升了陣列效率。

VLT存儲器也可以支持更長的位線，因為它并不依賴電荷分配來檢測存儲單元的內容。

舉例來說，傳統DRAM MAT支持的存儲陣列規模為620 Kb；而VLT MAT的存儲陣列規模則大得多，為8 Mb。對于一個給定的MAT，VLT技術可以實現的MAT整體尺寸為245.68 μm×110.22 μm，即27 079 μm2。8 Mb的聯合存儲單元區域總計達20 938 μm2，存儲陣列效率為77%。在同類工藝上，傳統DRAM MAT的存儲陣列效率已被確定為65%。

一個8 Gb的存儲器需要13 568個傳統DRAM MAT，換成VLT MAT的話，僅需要1024個。更小的存儲單元和更大MAT所帶來的效率提升，創造了尺寸為8.4 mm×4.6 mm=38.64 mm2的VLT存儲陣列。這一大小可以與標準DRAM 8 Gb存儲陣列的大小形成對比，后者的尺寸為9.7 mm×5.8 mm=56.26 mm2。同等容量的VLT存儲陣列比傳統存儲陣列在尺寸上要小31%。

之前所計算的存儲陣列效率是針對單一的MAT。將總容量為8 Gb的MAT加起來，除以以上的總面積，可以計算出整個存儲芯片的陣列效率。對于傳統DRAM，存儲單元面積為28.8 mm2，效率為51%。對于VLT存儲單元，存儲單元面積為21.4 mm2，效率超過了55%。

金屬1層

按照慣例，金屬1層用鎢制造。這是一種比較便宜的材料，而且也易于做出所需的圖形。然而它不是一種特別良好的導體。為了輔助由鎢做成的掩埋字線，VLT存儲器使用銅材料作為金屬1層，它比鎢材料貴大約3%。

盡管VLT使用較貴的銅來保持一定的字線電壓，但使用銅之后，即使考慮到更大的線寬以及最小尺寸，銅線仍然可以比鎢線驅動更長的字線，從而提升了陣列效率，彌補了使用銅所增加的成本。

工藝復雜性

制造傳統DRAM的工藝是很復雜的，掩埋的字線要在晶體管電路的下面，存儲電容又要在晶體管上方。制造VLT存儲器所需的工藝步驟數量大約只有基于電容的DRAM所需工藝步驟數量的三分之二。按通常的說法，DRAM制造中60%的成本都消耗在構造存儲電容上。由于基于VLT的存儲單元沒有存儲電容，將會大大節約成本。

我們對于某款20余納米節點傳統DRAM的分析揭示了其生產過程中為了構建電容所使用的復雜工藝與技術。相反，在VLT DRAM存儲單元中并不需要使用電容。

下面就舉幾個例子說明傳統DRAM制造的復雜程度：

① 存儲電容使用由ZrO2/Al2O3/ZrO2(通常簡寫為ZAZ)材料所做成的圓柱形堆疊。除了存儲電容以外，其他任何電路都沒有使用這種典型結構。

② 先進工藝節點上的存儲電容沿著自身邊沿使用了空氣隙。

③ 構建存儲電容需要至少兩個額外的選擇性外延工藝步驟。

④ 電容器極高的高寬比帶來了機械應力，它們必須通過一個或多個“機械增強存儲節點”(通常簡寫為MESH架構)形成支撐來加以降低。

刷 新

DRAM的動態性是由其漏電并需要被持續刷新的特性決定的。讀取過程也是破壞性的，這意味著在每次讀取之后，必須恢復其數值。并且，對存儲器執行寫操作需要涉及一個讀取-修改-寫入周期，以確保沿著一個存儲頁的所有存儲單元都保持其正確數值。這涉及一個非常復雜的機制，原本十分簡單的狀態機因此被大大復雜化，并使電路和成本都有所增加。

結 語