基于FPGA的電磁超聲脈沖信號發(fā)生器的設(shè)計

馬 趙，任尚坤，楊梅芳

(南昌航空大學(xué) 無損檢測技術(shù)教育部重點實驗室，江西 南昌 330063)

?

基于FPGA的電磁超聲脈沖信號發(fā)生器的設(shè)計

馬 趙，任尚坤，楊梅芳

(南昌航空大學(xué) 無損檢測技術(shù)教育部重點實驗室，江西 南昌 330063)

激勵信號源是電磁超聲檢測系統(tǒng)的核心模塊之一，其輸出信號決定了電磁超聲檢測儀檢測的質(zhì)量。按照電磁超聲檢測系統(tǒng)對激勵源的要求，設(shè)計了相應(yīng)的正弦脈沖激勵源。該設(shè)計系統(tǒng)主要包括FPGA的硬件語言合成脈沖信號、D/A轉(zhuǎn)換、濾波放大、功率放大和阻抗匹配等硬件電路。該系統(tǒng)可輸出頻率、初始相位、占空比可調(diào)的脈沖正弦信號，滿足EMAT對激勵源的要求。可為設(shè)計便攜式的電磁超聲檢測儀提供借鑒。

FPGA；電磁超聲檢測；信號源；硬件電路

0 引言

電磁超聲檢測技術(shù)(EMAT)是一種新興的無損檢測技術(shù)，與傳統(tǒng)的壓電式超聲檢測技術(shù)相比具有明顯的優(yōu)勢。其具有無需耦合劑、非接觸性、能夠在高溫高壓等特殊環(huán)境中正常工作等優(yōu)點，將具有極大的潛在市場價值和廣闊的發(fā)展前景[1]。

電磁超聲檢測系統(tǒng)主要由激勵源、EMAT傳感器、接收信號處理系統(tǒng)3部分組成。EMAT傳感器由激勵探頭和接收探頭組成[1]。電磁超聲檢測原理可以概括為：高頻線圈中通過高頻高壓強(qiáng)電流的激勵脈沖信號，在外部偏置磁場作用下，在被測工件的表面或內(nèi)部產(chǎn)生不同的超聲波。其接收過程與激發(fā)過程互為逆過程，接收系統(tǒng)對探頭接收到的回波信號進(jìn)行處理，輸出到信號顯示端[2]。可以通過對有缺陷的回波信號和無缺陷的回波信號進(jìn)行觀察分析，來確定缺陷的位置和大小。

目前而言，EMAT還處于研發(fā)階段，激勵源的換能效率比較低，導(dǎo)致激發(fā)出的超聲波的信噪比較低。高質(zhì)量的激勵信號源是提高檢測效果的重要保證，本研究的目的是設(shè)計制造出高效可靠的電磁超聲激勵源系統(tǒng)[3]。

經(jīng)過查閱大量相關(guān)資料得到，通常采用PWM技術(shù)設(shè)計脈沖式信號發(fā)生器，但該方法輸出激勵信號存在易失真、諧波大、初始相位不穩(wěn)定等不足。本設(shè)計主要采用FPGA技術(shù)合成正弦脈沖信號，設(shè)計出可靠的脈沖信號發(fā)生器。

1 硬件電路設(shè)計

整個硬件系統(tǒng)主要包括FPGA系統(tǒng)、AD轉(zhuǎn)換電路、低通濾波放大電路、隔離電路、功放電路、阻抗匹配電路等[4]，其系統(tǒng)框圖如圖1所示。

圖1 激勵源系統(tǒng)框圖

(1)FPGA系統(tǒng)

本設(shè)計采用了Altera公司的cyclone II系列的EP2C8Q208C7可編程器件。該可編程器件功能強(qiáng)大，I/O端口豐富，輸入時鐘頻率理論上能達(dá)到200 MHz。本設(shè)計采用輸入時鐘為50 MHz的有源晶振提供系統(tǒng)時鐘信號。另外通過PLL程序設(shè)計，提高輸出數(shù)字信號的頻率，使之能夠達(dá)幾百千赫茲到幾兆赫茲，完全能夠合成滿足條件的脈沖正弦信號。

(2)D/A濾波放大電路的設(shè)計

在提高FPGA高速輸出數(shù)字信號的同時，也需要采用高采樣速度的并行D/A芯片。本設(shè)計采用ADI公司的AD9708芯片，它是一種8 bit高速D/A轉(zhuǎn)換芯片，其最高采樣速度能達(dá)到125MS/s，能夠?qū)PGA并行發(fā)出的數(shù)字信號轉(zhuǎn)化為相對應(yīng)的模擬量。

FPGA 輸出的數(shù)字信號經(jīng)過D/A芯片的轉(zhuǎn)換，輸出模擬信號，通過低通濾波放大電路進(jìn)行濾波放大。低通濾波放大電路主要由無源電容電阻并聯(lián)濾波電路和放大芯片電路組成，放大芯片采用了OPA134運(yùn)算放大芯片對濾波后的信號進(jìn)行運(yùn)算放大。其設(shè)計原理圖如圖2所示。

圖2 D/A濾波放大電路原理圖

經(jīng)過運(yùn)算放大芯片，輸出脈沖正弦信號只有正向電壓。脈沖信號通過減法器電路輸出交流電壓。減法器(Subtracter)同樣采用TI公司的OPA134運(yùn)算放大芯片，其電路原理圖如圖3所示。

圖3 減法器電路

(3)信號功率放大電路設(shè)計

EMAT要求輸出的激勵脈沖功率大，需要輸出的脈沖功率達(dá)到幾百瓦甚至是幾千瓦。越高的激勵功率越容易在檢測工件內(nèi)部激勵出超聲波。考慮到輸出信號的功率大，將輸出的脈沖信號先通過1:1的繞線比例變壓器將脈沖發(fā)生電路與功放電路進(jìn)行隔離，從而減小后期的功率放大對信號發(fā)生電路產(chǎn)生的影響[3]。

設(shè)計采用了集成功放芯片對合成的脈沖信號進(jìn)行功率放大。采用的集成功放芯片是TDA7293功率放大芯片，能夠有100 W的輸出功率。同時為了使線圈獲得最大的功率，需要對電路進(jìn)行阻抗匹配設(shè)計。

(4)阻抗匹配電路設(shè)計

阻抗匹配電路是電磁超聲檢測系統(tǒng)的重要組成部分，阻抗匹配是指負(fù)載阻抗與激勵源內(nèi)部阻抗互相適配，得到最大功率輸出。對于不同特性的電路，匹配條件是不一樣的。對于純電阻而言，電源內(nèi)阻的大小等于外部電阻的大小，此時外部負(fù)載能夠獲得最大的功率；對于阻抗電路而言，其輸入阻抗與輸出阻抗共軛，此時負(fù)載能夠獲得最大的功率[3]。

2 FPGA激勵源數(shù)字系統(tǒng)設(shè)計

現(xiàn)場可編程門陣列(FPGA)是一種采用硬件編程語言編程的器件，具有靈活的、可編程的邏輯門陣列芯片。利用硬件描述語言(HDL)能夠完成各種數(shù)字電路系統(tǒng)的設(shè)計，減少了傳統(tǒng)邏輯門芯片的數(shù)量，簡化了硬件電路設(shè)計；FPGA器件的時鐘頻率能達(dá)到幾十兆甚至幾百兆赫茲，完全能夠滿足合成高頻信號的要求[5]。

本文主要利用FPGA器件合成所需要的脈沖式正弦信號。由于EMAT需要的激勵信號是脈沖式的，若直接采用DDS芯片作為激勵輸出信號，其輸出的信號是連續(xù)的，很難通過硬件控制或者軟件編程，使其輸出的信號呈現(xiàn)脈沖周期性；同樣采用高速開關(guān)控制，很難保證信號的周期性。經(jīng)過多方面考慮，采用FPGA器件，利用硬件編程語言合成脈沖信號。FPGA合成脈沖正弦信號包括兩部分，即 FPGA查找表的設(shè)計和Verilog HDL語言編程實現(xiàn)輸出。

2.1 FPGA查找表的設(shè)計

查找表(LUT)是合成波形的關(guān)鍵部分，如何建立查找表至關(guān)重要。本設(shè)計采用MATLAB軟件工具，編程產(chǎn)生一個周期的正弦波形，并采樣正弦圖像若干個點，提取出相應(yīng)的點所對應(yīng)的數(shù)值。經(jīng)過一系列的數(shù)字處理，將處理后的數(shù)值輸入到quartus II 新建的rom文件中。具體設(shè)計如下：

(1)設(shè)置正弦波的相關(guān)參數(shù)。在MATLAB中設(shè)置正弦函數(shù)的頻率、初始相位、采樣頻率、采樣點數(shù)、振幅以及直流分量的值，使MATLAB能夠輸出一個周期的正弦波形。本設(shè)計如下：

f=1;Fs=256;P1=0;

N=256;t=[0:1/Fs:N/Fs];

A0=128;A=128;

s=A*sin(2*pi*f*t + pi*P1/180) + A0;

B=round(s);plot(s);

其中f為信號頻率，本設(shè)計只需輸出一個周期的波形，即f=1；Fs為采樣頻率，滿足Fs>2f;N為采樣點數(shù)；s為函數(shù)表達(dá)式；B中的值是s四舍五入后的值。

(2)在MATLAB的workspace對話框中提取B的值，輸入到quartusII新建的Memory Initialization File文件中，建立sin.mif文件。其數(shù)據(jù)格式如圖4所示。

圖4 制作的mif文件

2.2 FPGA編程合成信號

現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的。Verilog HDL 硬件描述語言廣泛應(yīng)用于數(shù)字系統(tǒng)設(shè)計中，本設(shè)計也采用了該硬件描述語言來描述FPGA內(nèi)部數(shù)字系統(tǒng)的設(shè)計，從而輸出滿足要求的脈沖信號[2]。

本設(shè)計的核心思想是對Look-up Table讀取地址所對應(yīng)的數(shù)據(jù)，通過時鐘控制輸入到D/A芯片的數(shù)字端口，轉(zhuǎn)換成模擬信號。首先在設(shè)計模塊中定義出相關(guān)的輸入輸出端口，輸入輸出端口主要包括時鐘輸入端CLK、復(fù)位輸入端口RST_B、8位數(shù)據(jù)輸出端q端口、輸出DAC芯片時鐘信號端口。模塊設(shè)計端口設(shè)置如下：

/***********I/O Port*************/

input CLK;

input RST_B;

output q;

output DAC_CLK ;

wire CLK;

wire RST_B;

wire [7:0] q;

wire DAC_CLK;

ROM例化到模塊電路中代碼：

/**********ROMinstance************/

ROM_P I_ROM_P(

. address (addr),

.clock (CLK),

.q (q ) );

例化后的mif文件導(dǎo)入到數(shù)字模塊中，程序模塊生成數(shù)據(jù)地址，將地址匹配到ROM_P的地址，從而讀取地址所對應(yīng)的數(shù)值。在硬件層面，通過時鐘信號的控制，將ROM_P中地址對應(yīng)的數(shù)值送到D/A芯片的輸入端，從而轉(zhuǎn)化成模擬信號，合成所需要的正弦脈沖信號。

3 實驗結(jié)果

在完成相關(guān)設(shè)計后，對硬件電路和FPGA數(shù)字系統(tǒng)進(jìn)行相關(guān)調(diào)試，完成相關(guān)的測試。設(shè)置相關(guān)的參數(shù)，利用quartusII軟件平臺，將設(shè)計的數(shù)字系統(tǒng)下載到硬件系統(tǒng)中。

用數(shù)字示波器顯示出單通道正弦脈沖信號的波形，如圖5和6所示。通過FPGA控制調(diào)節(jié)設(shè)置相應(yīng)的參數(shù), 輸出多脈沖信號波形，如圖7所示。

圖5 單脈沖信號

圖6 雙脈沖信號

圖7 多周期脈沖信號

本設(shè)計可以產(chǎn)生可控周期數(shù)的正弦脈沖信號，且其脈沖信號的頻率可以通過設(shè)置相應(yīng)的參數(shù)來調(diào)節(jié)，調(diào)節(jié)范圍可達(dá)幾十千赫茲至幾兆赫茲，完全能夠滿足電磁超聲脈沖信號發(fā)生器的要求。

4 結(jié)論

信號發(fā)生器是電磁超聲檢測系統(tǒng)的核心組成部分之一，本文設(shè)計的脈沖式正弦信號發(fā)生器能夠提供較為穩(wěn)定的正弦脈沖信號。研究結(jié)論如下:

(1)采用FPGA芯片，利用硬件編程語言合成脈沖信號，具有頻率高、信號穩(wěn)定的特點，克服了直接采用DDS芯片作為激勵輸出信號連續(xù)性的不足，使輸出的信號由連續(xù)式變?yōu)槊}沖式，并且簡化了模塊電路的設(shè)計。

(2)利用FPGA芯片產(chǎn)生脈沖式正弦信號，能夠精確控制高頻脈沖信號輸出，通過功率放大隔離和阻抗匹配，能夠產(chǎn)生適合電磁超聲檢測的激勵信號。該設(shè)計克服了采用PWM傳統(tǒng)技術(shù)輸出信號易失真、諧波大、初始相位不確定等不足。

[1] 黃松嶺，王坤，趙偉. 電磁超聲導(dǎo)波理論與研究[M]. 北京：清華大學(xué)出版社，2013.

[2] 潘偉才. 基于FPGA的電磁超聲檢測系統(tǒng)的研究[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2008.

[3] MIRKHANI K, CHAGGARES C,MASTERSON C,et al. Optimal design of EMAT transmitters[J]. NDT & E International, 2004, 37(3): 181- 193.

[4] 金哲.鋼軌應(yīng)力的電磁超聲檢測技術(shù)研究[D].南京：南京航空航天大學(xué)，2011.

[5] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計教程[M].北京：北京航空航天大學(xué)出版社，2008.

任尚坤(1963-)，通信作者，男，博士，教授，主要研究方向：電磁無損檢測研究。

楊梅芳(1990-)女，在讀碩士，主要研究方向：磁導(dǎo)率研究。

Design of electromagnetic ultrasonic pulse signal generator based on FPGA

Ma Zhao，Ren Shangkun，Yang Meifang

(Key Laboratory of Nondestructive Testing of Ministry of Education, Nanchang Hangkong University, Nanchang 330063,China)

Excitation signal source is one of the core modules of the electromagnetic ultrasonic testing system,whose output signal determines the quality of the detection of electromagnetic ultrasonic detector. According to the requirement of the excitation source of the electromagnetic ultrasonic testing system, we have designed the sine pulse excitation source. The system mainly includes the FPGA hardware language to synthesize the pulse signal, digitial to analog convertion, filter and amplify, power amplifier, impedence matching and some other hardware circuit. The system can output the sin pluse signal whose frequence, initial phase and duty ratio can be adjusted and meet the requirment of EMAT. The project provides reference for the design of portable electromagnetic ultrasonic detector.

FPGA; electromagetic ultrasonic testing;signal source;hardware circuit

TG115.28

A

10.19358/j.issn.1674- 7720.2016.23.024

馬趙，任尚坤，楊梅芳. 基于FPGA的電磁超聲脈沖信號發(fā)生器的設(shè)計[J].微型機(jī)與應(yīng)用，2016,35(23)：83-85,89.

2016-07-05)

馬趙(1988-)，男，在讀碩士，主要研究方向：電磁超聲檢測技術(shù)研究。