對數字電路抗干擾設計的探討

付婷

（貴州師范大學機械與電氣工程學院，貴州貴陽 550001）

對數字電路抗干擾設計的探討

付婷

（貴州師范大學機械與電氣工程學院，貴州貴陽 550001）

由于數字電路的快速發展及時脈的不斷提升，電磁干擾的現象越來越受到重視。差模傳輸的電磁干擾現象比共模傳輸小，所以很多高速傳輸已經漸漸地改用差模的方式來傳輸。在差模傳輸中，一個信號需要用到兩條相位完全相反信號線來傳輸，然而在某些情況下這兩條線信號沒有完全同步地相位相反，那么就會產生共模的干擾信號，當干擾提升時，甚至會影響信號的完整度。本文的主要目的是在探討數字電路中非等長的差模傳輸線所產生的相位問題及對于信號完整度的影響。

數字電路 抗干擾 差模 共模

1 數字電路抗干擾研究的意義

隨高速電腦的發展，CPU時脈不斷的提升，PCB所能夠承受的時脈性能也相對地需要跟著增加。為了提高傳輸的效能，則必須降低電磁干擾的現象。如何設計較低電磁干擾的傳輸線，是目前高速數字時代非常重視的問題。要解決傳輸線的電磁干擾問題，首先需要從平行線去探討，因為兩條垂直的傳輸線的電磁干擾非常小，而兩條很靠近的平行線之間存在的電容效應及電感效應會產生串音（cross talk）的干擾現象。在差模的傳輸中，電磁幅射的現象較共模傳輸小，也即信號的能量損失較小，于是能夠保有較好的信號完整度且對于其它傳輸線的干擾比較小，因此對于整體的傳輸效能較佳。由于差模傳輸線能夠有效地解決串音現象，所以在數字電路的傳輸線中，已經漸漸地采用差模的傳輸方式。然而在高速數字電路中，效能是比較受到重視的，因此雖然使用差模傳輸需要付出額外的成本，但是這種額外的付出在效能提升的考量之下，是普遍可以接受的。

2 數字電路的干擾機理分析

一是共模與差模傳輸線干擾現象的機理分析。共模與差模傳輸線的干擾需要有一個基本的了解，就是兩條平行傳輸線之間的電感效應所造成的干擾現象遠大于電容效應所造成的干擾現象。當傳輸線越長時，電感效應所造成的干擾現象會更加地明顯，因為電感效應所造成的干擾現象與傳輸線的長度成正比。電容效應所造成干擾現象的大小則與傳輸線的長度無關當傳輸線越長時，這種差異會更大，所以差模傳輸線適用于高速與長度較長的場合。

二是不同步的差模傳輸線干擾現象的機理分析。差模傳輸在同步時有很好的抗干擾表現，但是當兩條線的信號不完全同步時，就會產生如前所述之共模干擾現象。共模的干擾現象遠大于差模的干擾現象。所以在差模傳輸中盡量避免信號不同步的情況，才能使差模的傳輸達到最佳的狀態。然而實際在應用時，經常會產生信號不同步的情況，因為在布線時，轉角是很難避免的，而轉角就會造成平行線的長度不一致，所造成信號傳輸的不同步，也就造成了干擾現象的增加。

3 數字電路抗干擾設計常用措施分析

（1）抑制干擾源。抑制干擾源就是盡可能減小干擾源的du/dt，di/dt，這是抗干擾設計中最優先考慮和最重要的原則，主要通過在干擾源兩端并聯電容來實現。減小干擾源的di/dt，則是在干擾源回路串聯電感或電阻以及增加續流二極管來實現。抑制干擾源的常用措施為；第一，繼電器線圈增加續流二極管，消除斷開線圈時產生的反電動勢干擾。只加續流二極管會使繼電器的斷開時間滯后，增加穩壓二極管后繼電器在單位時間內可動作更多的次數；第二，在繼電器接點兩端并接火花抑制電路，減小電火花影響；第三，給電機加濾波電路，注意電容、電感引線要盡量短；第四，電路板上每個IC要并接一個0.01uF～0.1uF高頻電容，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯電阻，會影響濾波效果；第五，布線時避免90度折線，減少高頻噪聲發射；第六，可控硅兩端并接RC抑制電路，減小可控硅產生的噪聲。

（2）切斷干擾傳播路徑。干擾的傳播路徑基本分為傳導干擾和輻射干擾兩類。傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。

（3）提高敏感器件的抗干擾性能。其常用措施為：第一，布線時，盡量減少回路環的面積，以降低感應噪聲；第二，布線時，電源線和地線要盡量粗。除了減小壓降外，更重要的是降低耦合噪聲；第三，對于單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統邏輯的情況下接地或接電源；第四，對單片機使用電源監控及看門狗電路，如IMP809，IMP706等，可大幅度提高整個電路的抗干擾性能；第五，在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路；第六，器件盡量直接焊在電路板上，少用IC插座。

4 數字電路抗干擾設計經驗

（1）軟件方面。第一，將不用的代碼空間全清成“0”，等效于NOP，或在跳轉指令前加幾個NOP，目的是可在程序跑飛時歸位；第二，在無硬件“看門狗”時，可采用軟件模擬“看門狗”，以監測程序的運行；第三，涉及處理外部器件參數調整或設置時，為防止外部器件因受干擾而出錯，可定時將參數重新發送一遍，使外部器件盡快恢復正確；第四，通訊中的抗干擾可加數據校驗位，采用3取2或5取3策略；第五在有通訊線時，將Data線、CLK線、INH線常態置以高位，其抗干擾效果要比置低位好。

（2）軟件方面。第一，地線、電源線的布線要盡可能的寬，且成網格狀；第二，線路要去偶；第三，數字地、模擬地要分開；第四，每個數字元件在地與電源之間都要加104電容；第五，為防I/O口的串擾，可將I/O口隔離，可用二極管隔離、門電路隔離、光偶隔離及電磁隔離等方法。

5 結語

數字電路信號在傳輸時需要考慮其完整性。從本文的探討中得知，為了維持信號的完整度，在差模傳輸線中，越是高速的信號，其所容許的平行線長度差越小。因此對于高速數字電路差模傳輸線而言，應該盡可能保持兩條線的長度一致，以避免信號的完整度受到破壞。然而在布線中難免會因為轉角而造成平行線的長度不一致，如果其長度差仍在容許范圍內，則信號仍可保有完整性。如果其長度差已經造成了信號的不完整，則需尋求改善長度差的方法，以維持信號的完整性。

［1］張慧玲.淺談數字電路的抗干擾技術［J］.中國科技信息，2006.

［2］王建曉，初偉先，于宏波.單片機系統硬件抗干擾的方法［J］.山東科學，2006.