采用Hi3520D和IP Over E1技術實現視頻數據在E1信道傳輸

趙憲臣，徐曉明，趙清瀟

（山東泉清通信有限責任公司 山東 濟南 250101）

采用Hi3520D和IP Over E1技術實現視頻數據在E1信道傳輸

趙憲臣，徐曉明，趙清瀟

（山東泉清通信有限責任公司 山東 濟南 250101）

針對E1傳輸信道的特點，將視頻編解碼芯片Hi3520D與IP over E1技術結合，設計了一種基于E1信道的視頻數據傳輸系統。該系統以Hi3520D嵌入式Linux系統為平臺，采用型號為5CEBA7F23C7的FPGA，配合IP over E1技術，實現IP視頻數據在E1信道傳輸。詳細介紹了各部分功能，給出了整體功能框圖，硬件原理框圖和軟件流程圖。實際工程應用表明：該設計簡單可靠，可滿足單路不高于720P視頻數據在E1信道的傳輸要求，具備較高推廣價值。

E1信道；視頻傳輸；嵌入式Linux；Hi3520D；IP over E1

隨著IP數據業(yè)務的爆炸性增長，整個通信網絡的重心逐漸在向IP網絡轉移。IP網絡技術的成熟和低成本優(yōu)勢，使其成為很多用戶的首選，基于此當前許多業(yè)務應用（如視頻、話音等）的解決方案一般都是基于IP網絡體制的。但當前一些專用網絡中還大量保有傳統的E1信道，為了使基于IP網絡體制的視頻設備能夠充分利用傳統的E1信道進行數據傳輸，設計了一種基于E1信道的視頻數據傳輸系統。采用高性能通信媒體處理器Hi3520D，實現720P畫質的視頻實時編碼，配合在FPGA上完成的IP over E1功能，實現視頻數據在E1信道上的傳輸。

1　系統總體設計

選用海思公司的Hi3520D作為視頻數據處理平臺，選用Altera公司的5CEBA7F23C7芯片，通過硬件描述語言Verilog HDL編寫IP over E1功能電路，實現視頻數據的傳輸適配。圖1為系統工作原理框圖，其工作原理是：模擬攝像頭采集的視頻數據通過 PAL制式的CVBS信號輸入視頻編碼芯片TW2868，經過10位的模/數轉換，通過BT.656接口輸出數字視頻信號；Hi3520D內置的視頻捕獲單元 VICAP（Video capture），通過BT.656接口接收視頻數據，經過H.264壓縮編碼后，通過以太網模塊將視頻數據封裝成IP數據包；FPGA芯片5CEBA7F23C7接收IP數據包，完成IP over E1數據適配工作，最終通過E1接口將視頻數據發(fā)送到E1信道進行傳輸。

圖1　系統工作原理框圖

2　系統硬件設計

2.1視頻處理模塊

模擬攝像頭采集視頻信號，并通過CVBS信號輸出到TW2868，TW2868是視頻模/數轉換器和解碼芯片，內置NTSC/PAL/SECAM視頻解碼器和10位的CMOS模/數轉換器。工作時完成模擬視頻信號到數字視頻信號的轉換，按照NTSC/PAL/SECAM格式對視頻數據進行解碼。解碼后數據通過BT656接口輸入到Hi3520D完成H.264視頻壓縮編碼。

視頻數據處理平臺采用Hi3520D，是一款支持 H.264 Baseline/Main/High Profile Level4.2視頻壓縮算法的芯片，內置ARM11處理器內核以及視頻硬件加速引擎，能夠實現720P畫質的實時編解碼。其邏輯框圖如圖2所示。Hi3520D內置多種視頻處理優(yōu)化單元，用于完成1/4像素精度運動補償、幀間預測、熵編碼、De-blocking濾波等。

圖2　Hi3520D邏輯框圖

2.2IP over E1傳輸適配模塊

整個IP over E1傳輸適配模塊主要由以太網PHY芯片、FPGA芯片、E1線路接口單元等3部分硬件電路組成，如圖 3所示。其中以太網PHY芯片為Marvell公司的88E3018，主要完成CSMA/CD、通信速率協商、4B/5B編解碼等功能，從線路上接收以太網數據，并通過MII接口將數據發(fā)送到FPGA；FPGA內部包含以太網MAC、傳輸調整單元和E1成幀器；E1線路接口單元為Maxim公司的DS26303，主要完成內部阻抗匹配、HDB3線路編解碼、電平變換、濾波整形等功能，向線路輸出E1信號。

圖3　IP over E1傳輸適配模塊原理框圖

MII接口即介質無關接口，是IEEE802.3u規(guī)定的一種接口標準。其作用是連接MAC子層與物理層，負責MAC和PHY之間的信息傳遞，其接口信號描述如表 1所示。

表1　MII接口信號描述

E1接口是由CCITT頒布的接口規(guī)范，其接口信號定義如表2所示。

表2　E1接口信號描述

3　系統軟件設計

3.1操作系統與驅動程序設計

海思為Hi3520D處理器平臺提供基于Linux 3.0.y核心的操作系統軟件平臺，主要包括UBoot引導程序，Linux 3.0.y內核，根文件系統，并提供了處理器外設和音視頻處理軟件的內核驅動程序模塊，提供所需外部接口芯片的驅動程序模塊。

海思提供了基于gcc 4.4.1的交叉編譯開發(fā)工具鏈和glibc 2.11.1的系統運行庫環(huán)境。

1）UBoot完成系統基本運行環(huán)境的初始化，并引導操作系統的運行，同時能夠實現初始條件下的軟件燒寫功能。

2）Linux內核是整個軟件運行的核心，它控制整個Hi3520D SoC軟硬件的運行。

3）根文件系統提供Linux文件系統，采用基于JFFS2格式的非易失性日志文件系統，用于除內核外的其他操作系統軟件、數據以及各種用戶應用程序和數據的存儲。

4）各種驅動程序模塊提供對處理器外設和其他外設的控制。

系統軟件的層次和邏輯關系如圖4所示。

3.2視頻處理軟件設計

視頻處理軟件主要是對采集到的視頻數據進行H.264壓縮，編碼中涉及的參數需調用SDK提供的API進行配置，具體功能包括：

圖4　系統軟件邏輯框圖

1）實現視頻模塊參數配置和初始化接口；

2）啟動VI、VPSS、VENC設備，實現視頻采集、前處理、編碼，并調用傳輸接口完成編碼后的視頻碼流輸出；

3）啟動VDEC、VO設備，從傳輸接口接收視頻碼流，并實現解碼、輸出；

4）實現視頻處理參數的控制接口。

視頻處理流程如圖5所示。

圖5　視頻處理流程圖

3.3IP over E1傳輸適配軟件設計

傳輸適配模塊接收以太網數據包，根據MAC地址、IP地址的對應，將IP數據包分拆成多個32字節(jié)的片斷，連帶IP片斷的控制信息，映射到成幀的E1信道中，發(fā)送到對端；對端接收到數據后，傳輸適配模塊根據E1信道的IP片斷控制信息，將IP片斷重新組合成一個完整的IP包，采用以太網幀重新封裝后，通過以太網接口，發(fā)送到Hi3520D進行視頻數據解碼處理。

傳輸適配屬于內部接口，傳輸長度32字節(jié)，采用自定義的傳輸適配方法，每幀數據劃分為TS0-TS31共32個時隙，其幀格式如圖6所示。

圖6　傳輸適配幀格式

TS0用于傳輸E1幀同步信息，傳輸碼型“00011011”。

TS1用于傳輸IP片斷控制信息，詳細定義如圖7所示。

圖7　TS1詳細定義

1）載荷標記（PUI）：表示本時隙的載荷包含一個IP包的片段，“00”表示小于等于30字節(jié)的IP包；“01”表示大于30字節(jié)的IP包開始段；“10”表示IP包結束段；“11”表示IP包中間段。IP包在載荷中的偏移地址由PSP指定。

2）載荷偏移量指針（PSP）：用于標記載荷中IP包的結束偏移地址，從0開始。在PUI為“01”和“11”時沒有意義。

IP適配的封裝和解封裝在FPGA內完成，采用填充機制，每個IP包固定從傳輸幀載荷部分的0地址開始填寫，其適配過程如圖8所示，解適配過程如圖9所示。

圖8　IP包的適配流程圖

圖9　IP包的解適配流程圖

4　設計中的問題分析

基于IP over E1技術的視頻數據傳輸系統已經在實際工程中得到大量應用，經過測試，系統整體穩(wěn)定、可靠性高，各項技術指標均滿足設計要求。在研制和調試階段也暴露出一些問題，主要總結為以下注意事項。

4.1接口保護問題

設備與外部相連的視頻接口、音頻接口、E1接口等，在實際使用中難免會遭受到高峰值電壓的沖擊。為保護芯片，必須在端口電壓與地之間放置一個TVS瞬態(tài)電壓抑制管，推薦TVS瞬態(tài)電壓抑制管型號為SMAJ58A。

4.2熱設計問題

在本設計中，Hi3520D和TW2868都是高功耗器件，整板功耗可達15W，需要考慮進行熱設計，如加大PAD的面積，電源部分走線的加寬并單獨分層，如條件具可以在高功耗器件上增加散熱器。

5　結束語

基于IP over E1技術的視頻數據傳輸系統設計方案，采用純IP體制的通信媒體處理器Hi3520D，配合在FPGA上完成的IP over E1功能，實現視頻數據在E1信道上的傳輸。方案具有設計簡單、性能穩(wěn)定的優(yōu)點。基于此方案，已經設計出多個型號的視頻編解碼設備，并已投入量產。相比傳統的方案有以下2個創(chuàng)新點：

1）采用FPGA完成IP over E1功能，相比于傳統的基于ASIC的設計方案，靈活性更高；

2）采用自定義的IP數據包適配方案，具有更高的效率，更適應E1信道的傳輸要求。

[1]Hi3520D/Hi3515A/Hi3515C H.264編解碼處理器用戶指南[M].Revision0.4.深圳:海思公司，2013.

[2]Hi3520D/Hi3515A/Hi3515C硬件設計用戶指南[M].Revision 0.3.深圳:海思公司，2013.

[3]Hi3521/Hi3520A/Hi3520D/Hi3515A/Hi3515C Linux開發(fā)環(huán)境 用戶指南[M].Revision0.5.深圳:海思公司，2013.

[4]Hi3520D／Hi3515A／Hi3515C H.264編解碼處理器用戶指南[M].Revision0.4.深圳:海思公司，2013.

[5]Fastboot工具使用說明 Application Notes[M].Revision0.2.深圳:海思公司，2013.

[6]Hi3521／Hi3520A／Hi3520D／Hi3515A／Hi3515C U-boot移植應用開發(fā)指南[M].Revision0.4.深圳:海思公司，2013.

[7]Altera Corporation.Cyclone V Device Datasheet[EB/OL]. （2015-06-12）[2015-11-20].https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_51002.pdf.

[8]Intersil Corporation.TW2868 Datasheet[EB/OL].（2013-05-22）[2015-11-20].http://go.intersil.com/rs/intersilcorporation/images/tw2868-ds.pdf.

[9]趙智勇，鄒文勝.基于FPGA的以太網接口數據釆集器設計與實現[J].艦船電子工程，2009（6）:173-175.

[10]邱志模，王華.基于FPGA的以太網與E1協議轉換器的實現[J].軍民兩用技術與產品，2006（10）:44-45.

[11]許延，常義林，劉增基.多媒體同步技術研究 [J].西安電子科技大學學報，2000，27（4）:504-509.

[12]崔莉，王敏，吉逸.流媒體同步機制的研究 [J].計算機應用研究，2005，22（1）:73-75.

[13]楊蓓.流媒體系統中音視頻同步機制的設計與實現[D].武漢:華中科技大學，2008.

[14]畢厚杰，王健.新一代視頻壓縮編碼標準-H.264/AVC[M].北京:人民郵電出版社，2009.

[15]宋寶華.設備驅動開發(fā)詳解 [M].北京:人民郵電出版社，2009.

Hi3520D and IP Over E1 technology to achieve video data transmission in E1 channel

ZHAO Xian-chen，XU Xiao-ming，ZHAO Qing-xiao
（Quan Qing Shandong Communication Co.，Ltd.，Jinan 250101，China）

According to the characteristics of E1 transmission channel，the Hi3520D is combined with IP over E1 technology，and a video data transmission system based on E1 is designed.The system is based on Hi3520D embedded Linux system as a platform，with FPGA 5CEBA7F23C7，with IP over E1 technology，IP video data transmission in E1 channel.The function of each part is introduced in detail，and the function of the whole function block diagram，hardware diagram and software flow chart are given.The practical engineering application shows that the design is simple and reliable，and it can meet the requirement of 720P video data transmission in E1 channel.

E1 channel；video transmission；embedded Linux；Hi3520D；IP over E1

TN925＋.91

A

1674－6236（2016）22-0190-04

2015-11-20稿件編號：201511196

趙憲臣（1967—），男，山東濟南人，碩士，高級工程師。研究方向：電路設計、微波通信。