C波段微波鎖相環頻率合成器的設計與仿真

張瑞成，李玉紅

（華北理工大學電氣工程學院，河北唐山，063009）

C波段微波鎖相環頻率合成器的設計與仿真

張瑞成，李玉紅

（華北理工大學電氣工程學院，河北唐山，063009）

隨著高頻技術的發展，微波能量傳輸系統中常采用更高的頻率，為了整流天線能得到高輸出電壓，并且減小系統體積，降低裝置成本，設計了一種C波段微波微波鎖相環頻率合成器。通過以ADF4106作為核心電路，選用合適的壓控振蕩器芯片，確定鑒相頻率、分頻系數，并且詳細分析了環路濾波器結構及其參數，并利用仿真軟件對鎖相環仿真，得到的仿真參數與計算結果基本一致。該系統具有極高的工作頻率，省略了許多高頻系統中的倍頻部分，簡化了系統的結構，降低了裝置的成本。

C波段；鎖相環；頻率合成；ADF4106

0　引言

隨著科學的不斷發展，微波無線輸能成為當前科學研究中一個既有難度，又相當熱門的方向。微波無線電能傳輸對于微小型機器人、衛星等能量傳輸以及解決地面復雜環境的電能輸送等問題有著重要意義。在利用微波實現無線輸電的系統中，微波頻率合成是微波無線輸能系統發射端重要的研究部分。

目前，在微波頻率合成中鎖相環技術得到廣泛應用，但因器件工作頻率的限制，鎖相頻率合成需要采用倍頻、分頻、濾波等頻率變換和組合，從而產生各種干擾。文獻［3］介紹了一種基于ADF4113的鎖相環頻率合成模塊，由于鎖相芯片的頻率限制，其最后輸出頻率為1GHz，無法滿足現在對高頻的要求；文獻［4］［5］詳細分析了各種鎖相環環路濾波器的結構和參數，但并未考慮壓控振蕩器、鑒相器等其他部分的參數。因此本文以ADF4106作為核心電路，選用集成VCO芯片V940ME30作為外部壓控振蕩器，設計相應的環路濾波器，構成鎖相式頻率合成器，產生C波段的微波信號，并且要求相位噪聲低，頻率穩定度高同時轉換時間較快。該系統具有極高的工作頻率，省略了許多高頻系統中的倍頻部分，簡化了系統的結構，降低了裝置的成本。

1　鎖相環的基本組成與原理

1.1鎖相環的組成及工作原理

鎖相技術是一種相位負反饋技術，通過比較輸入信號和VCO輸出信號的相位，選用與兩個信號相位差成正比的電壓作為誤差電壓，利用這個誤差電壓來控制振蕩器的頻率從而達到使其與輸入信號頻率相等的目的。

鎖相環系統的模型由鑒相器（PDF）、環路濾波器（LPF）、壓控振蕩器（VCO）以及分頻器組成，結構如圖所示：

圖1　鎖相環結構圖

當環路鎖定時，通過鑒相器的兩個信號頻率相等，相位差也不再變化，此時的誤差電壓固定，輸入信號頻率與VCO輸出頻率相等，所以鎖相輸出頻率為

其中， N和R主分頻器和參考分頻器的分頻比，fo為輸出頻率，fi為參考頻率，一般是由頻率極穩的晶振提供。在實際應用中，可以通過調整N和R的值，從而獲得需要的輸出頻率。其鑒相頻率為

1.2鎖相環的數學模型

將鎖相環每一部分用恒定的增益或者頻率函數的增益值表述， 得到其數學模型如圖所示

圖2　鎖相環數學模型圖

通過計算誤差電壓Ud和輸出電壓UO的關系，可以得到負反饋系統的閉合回路增益的表達式為：

所以系統閉環傳遞函數為

開環傳遞函數為

2　系統方案的設計與仿真

在微波無線電能傳輸系統中，穩定，高質量的微波信號對于能量的傳輸有著重要影響，所以發射端需要一個穩定的振蕩源。以ADF4106為核心，選擇合適的外部壓控振蕩器，設計相應的環路濾波器，即可構成低噪聲，高穩定度的微波信號。

2.1方案設計

本方案選取ADI公司生產的鎖相環芯片ADF4106，該芯片最大特點就是它具有極高的工作頻率，最高可達6GHz。用其設計的鎖相環路具有很高的帶寬，從而在高頻系統中省去了倍頻器，消除了由倍頻器所帶來的諧波、雜波及噪聲干擾，有利于提高系統性能，簡化系統結構，從而降低了功耗和設備成本。選用高穩定度有源晶振為芯片提供20MHz的參考頻率，并且經過50Ω的匹配電阻后連接到鎖相環芯片的輸入端。因ADF4106內部參考分頻器R=10，由公式（2）得到鑒相頻率為2MHz。壓控振蕩選用集成VCO芯片V940ME30，其工作頻率為5500MHz～5850MHz， 調諧靈敏度為80MHz/V，供電簡單僅需5V，并且該芯片具有很好的諧波抑制以及較好的線性度。

環路濾波器是鎖相環電路中的重要組成部分，設計濾波器的一種方法就是采用開環增益帶寬和相位裕量決定相應器件的值。相位裕量通常在30～70度，本設計中選取45度，而環路帶寬一般選擇為鑒相頻率的10%。考慮信號的雜散和鎖定時間，環路帶寬的選擇一般為鑒相頻率的1/10，所以環路帶寬為200KHz。為了確保環路的穩定，在開環響應單位增益頻率處定位最小相位移點。為了降低相位噪聲，使用無源環路濾波器，其中二階環路濾波器是較為簡單的形式如圖3所示。

圖3　環路濾波器

由以上公式可得：

其中，時間常量t1和t2決定濾波器傳遞函數頻率的零點和極點。相位裕量與系統的穩定性有很大關系，該頻率處相位裕量的計算公式為：

由上式可以求的

把（12）式代入（10）式中，由此可以求得相位裕度最大值：

化簡得：

根據該鎖相環的開環傳遞函數（6）式和（8）式以及環路帶寬的定義可以得出環路濾波器總的電容A0，即：

因此，其他元件的值也就很容易得出了：

聯合（5），（6），（18），（19），（20）式，把器件參數設計條件代入就可求的符合設計要求的濾波器的參數值。計算的：C1=31.8Pf，C2=207.8pF， R2=10.49K。

2.2鎖相環電路仿真與分析

鎖相環電路利用仿真軟件ADIsimpll進行仿真，根據以上分析選擇芯片ADF4106，確定輸出頻率為5.8GHz，鑒相頻率為2MHz；選擇二階無源環路濾波器，并設置參數相位裕量為45度，環路帶寬為200KHz；壓控振蕩器靈敏度KO=80MHz/V，則由公式（1）知主分頻器N=f0/fr=5800/2=2900。對鎖相環進行仿真后得到電路原理圖如圖4所示，由圖可以看出環路濾波器仿真得到的參數值與計算出的參數值基本一致。

鎖相環時域、頻域曲線圖如圖5、圖6 所示，其中圖5為頻率-時間曲線圖，環路濾波器輸出相位誤差-時間曲線圖，圖6分別為閉環增益與相位噪聲曲線

圖4　鎖相環仿真電路圖

圖5　環路濾波器時域仿真圖

3　結論

本文分析了鎖相環頻率合成的結構模型，介紹了一種C波段微波鎖相環頻率合成器的設計。

圖6　環路濾波器頻域仿真圖

（1）利用ADF4106為核心芯片，微波頻率能夠直接達到5.8GHz，省略了倍頻部分，精簡了電路結構；

（2）確定VCO芯片、外部晶振以及環路濾波器的結構，得到鑒相頻率、環路帶寬、相位裕度等參數值，并且詳細分析了環路濾波器各個參數的值。

（3）利用仿真軟件對鎖相環進行仿真，得到的仿真參數與計算結果基本一致，并且鎖相環能夠快速鎖定，噪聲較小，性能優異。

［1］ Naoki Shinohara.Power without wires［J］.IEEE Microwave Magazine，2011，（9）：64-70.

［2］ J.O.Mcspadden，J.C.Mankins. Space solar power programs and microwave wireless power transmission technology［J］.IEEE Microwave Mag.2002， （9）46-57.

［3］汪海燕.基于ADF4113的鎖相環頻率合成PLL模塊設計［J］.安徽電子信息職業技術學院學報，2015，（1）：14-16.

［4］方明志，佘世剛，周毅，等.鎖相環有源濾波器設計及其參考雜散的影響［J］.現代電子技術，2014，（9）：73-76.

［5］張濤，陳亮.電荷泵鎖相環環路濾波器參數設計與分析［J］.現代電子技術，2008，（9）：87-90.

［6］袁浩，寧媛，崔陸月.集成電路中高速鎖相環的研究［J］. 現代機械，2014，（6）：61-65.

［7］ 潘焱， 田華， 魏安全.無線通信系統與技術［M］. 北京：人民郵電出版社，2011.3.

［8］ 高立俊.基于ADIsimPLL 3.1的鎖相環環路濾波器設計［J］.現代電子技術，2013，（15）：56-58.

Design and simulation of C band microwave phase locked loop frequency synthesizer

Zhang Ruicheng，Li Yuhong
（College of Electrical Engineering，North China University of Science and Technology，Tangshan Hebei，063009）

With the development of high frequency technology， microwave energy transmission systems are often used in higher frequency.In order to rectifying antenna can get high output voltage，reducing the system volume and reducing the cost of the device，a C-band microwave phase-locked loop frequency synthesizer is designed.Through to ADF4106 as a core circuit，choose suitable pressure controlled oscillator chip，determine Phase discrimination frequency，frequency division coefficient，loop filter structure and parameters，and the phase lock loop（PLL）is simulated，the related loop parameters and algorithms for computing results are basically the same.The system has a very high operating frequency， omitted many of the frequency doubling of the high frequency system，simplifying the structure of the system and reducing the cost of the device.

C Band；phase locked loop；frequency synthesizer；ADF4106

張瑞成（1975-），男，河北唐山，教授，博士，主要研究方向：電力系統分析。

李玉紅（1991-），女，河北唐山，碩士研究生，主要研究方向：無線電能傳輸.