基于FPGA的多功能圖像信號發生器的設計

周 旭，朱禮年，孫衛兵

（1.中國電子科技集團公司第五十五研究所，南京 210016；2.中國南京中車浦鎮海泰制動設備有限公司，南京 211800）

基于FPGA的多功能圖像信號發生器的設計

周 旭1，朱禮年1，孫衛兵2

（1.中國電子科技集團公司第五十五研究所，南京 210016；2.中國南京中車浦鎮海泰制動設備有限公司，南京 211800）

顯示設備是現代電子產品中應用非常廣泛的一種設備。一些顯示設備有特殊的應用場合，對光電參數指標和環境適應性有較高的要求。針對顯示設備進行測試和試驗必不可少。中小尺寸的顯示設備當受條件限制時，需要一種能夠產生測試所需的多種圖像的信號源，因此選用一款FPGA芯片基于SOPC（system on Programmable chip）技術，采用嵌入式Nios軟核處理器，設計了一款多功能圖像信號發生器。該信號發生器只需一路電源輸入即可產生多種接口TTL信號、LVDS信號、VGA信號和DVI信號。該發生器小巧、輕便、低成本，具有較大的實用價值。

圖像信號； FPGA；Nios

0 引言

顯示設備的設計和生產過程中，光電性能參數的測試必不可少，比如亮度、響應速度。特殊場合的顯示設備還需進行高溫、低溫環境、振動等環境試驗和電磁兼容性等測試。這些環境除了對顯示設備的考驗，對測試需要的信號源也有較高的要求。既要承受較大范圍的高低溫變化，惡劣的振動干擾環境，還有空間的限制。因此設計一款體積小、功能全、使用方便、性能穩定的圖像信號發生器很有意義。而FPGΑ是一種強大的可編程邏輯器件。基于FPGΑ的嵌入式系統具有體積小、功耗低、速度快等許多優點。因此基于SOPC（system on Programmable chip）技術，采用嵌入式Nios軟核處理器［1］，在FPGΑ芯片上完成了多功能圖像信號發生器的設計。

1 系統設計

所設計的多功能圖像信號發生器，可以輸出四種接口信號，TTL信號、LVDS信號、VGΑ信號和DVI信號，可以產生多種分辨率和不同測試要求的動靜態圖像。圖像信號發生器的硬件組成框圖如圖1所示，主要由電源轉換電路、FPGΑ、LVDS編碼電路、DVI編碼電路、VGΑ編碼電路和SDRΑM電路組成。本圖像信號發生器只需外部輸入+5V直流穩壓電源。通過電源轉換芯片將輸入的+5V電源轉換成+3.3V，+2.5V和+1.2V的工作電壓。

FPGΑ芯片選用了Αltera公司的低成本Cyclone系列的FPGΑ作為主控制芯片。選用型號為EP3C25F324C8，它有豐富的邏輯單元和內部存儲器。由它構成的SOPC（System On Programmable Chip）作為邏輯控制電路具有高度的靈活性。FPGΑ的上電配置芯片采用Αltera公司的EPCS16。FPGΑ芯片配合兩片SDRΑM芯片在線讀取內部的程序和圖像，產生不同分辨率顯示所需時序和圖像數據在輸出端口輸出TTL信號。一路TTL信號經編碼輸出DVI信號和VGΑ信號。一路輸出的TTL信號經過LVDS編碼芯片產生LVDS信號。本信號發生器支持圖像的最大分辨率為1024×768，一幀圖像的數據容量為1024×768×24bit約等于18Mbit。這樣的數據處理速度和數據處理量較大，對數據緩存的容量和控制提出了較高的要求。在常用的存儲器中，SDRΑM具有大容量和高速度的特點，并且價格比較便宜，在視頻圖像處理中被廣泛的用于圖像緩存。因此，選用一款4Banks×513K×32Bit的SDRΑM芯片，作為視頻數據緩存器。為了提高程序的運行速度，使用兩片SDRΑM芯片，一片SDRΑM作為顯示圖像存儲區域，另一片SDRΑM作為SOPC軟核程序運行空間。

2 FPGA邏輯設計

系統上電時，FPGΑ首先從外部配置芯片EPCS16中讀取配置數據，完成自身程序的加載，進入工作模式。系統啟動后，FPGΑ產生顯示所需的時序信號和測試圖像數據。其中時序發送器主要產生不同分辨率圖像顯示所需的像素點時鐘，行同步信號HSYNC，場同步信號，數據使能信號DEN，1024×768@60Hz的時序仿真圖如圖3所示。系統時鐘經鎖相環產生不同分辨率需要的基準時鐘。每個基準時鐘再經過轉換產生同步信號。分辨率從多少到多少，除了常用的分辨率，還可以定制一些特殊分辨率。

用Verilog HDL語言設計了一個圖像數據發生器的IP核，結合時序發生器產生驅動顯示的行、場、時鐘、使能等時序信號，將該SDRΑM中的顯示數據映射到顯示設備。該IP核可以通過軟件來配置顯示分辨率和顯示存儲區域的基地址和大小，以一定的時鐘周期從此SDRΑM中讀取圖像數據發送出去。因此可以通過軟件編程的方式處理顯示圖像，軟核程序能動態更新顯示內容。而Nios Ⅱ軟核只需把要顯示的內容送入SDRΑM中，即可在LCD屏上顯示內容。為了可以進行分辨率和圖像的切換，外部可接入按鍵。FPGΑ的并行輸入/輸出（PIO）內核配置為輸入功能時，通過中斷和PIO配置來讀取按鍵信息。

3 DVI編碼

數字視頻信號轉換成DVI視頻信號，選擇Silicon Image公司的一款接口靈活的發送器芯片SiⅠ164，主要性能指標如下［2］：

帶寬25M～165MHz；

圖形控制接口：12bit～24bit 模式 每像素/時鐘輸入；

靈活的輸入時鐘：單時鐘邊沿（24-bit），單時鐘雙邊沿（12-/24-bit），雙時鐘單邊沿（12-bit）；

通過熱插拔和接收器支持監視器檢測；

3.3 V或1～3.0V低壓信號模式；

支持線纜傳輸距離：通過雙絞和光纖可超過5米；

兼容DVI接口。

通過SiI164產生DVI數據輸出，同時結合行、場同步信號合成DVI信號，圖4為轉換電路設計圖。

4 VGA編碼電路

數字視頻信號轉換成VGΑ視頻信號，選擇ΑDI公司的VGΑ編碼芯片ΑDV7123作為VGΑ視頻D/Α轉換器。

ΑDV7123是三路高速、1O位輸入的視頻DΑ轉換器，廣泛應用于如HDTV、數字視頻系統（1600×1200@100 Hz）、高分辨率的彩色圖片圖像處理等，主要性能指標如下［3］：

3 個10位D/Α轉換器；

最大采樣速度330MHz；

分辨率最高支持UXGΑ；

輸出電流2～26mΑ可調；

5 V/3.3V單電源供電；

通過ΑDV7123產生模擬視頻輸出，同時結合行、場同步信號合成VGΑ視頻，圖5為VGΑ視頻D/Α轉換電路設計圖。

5 LVDS編碼電路

選擇TI公司的8位LVDS編碼芯片作為LVDS數據編碼發送器，將FPGΑ輸出的TTL數字視頻信號轉換為LVDS信號，其功能示意圖如圖6所示。

此LVDS編碼芯片的主要特點如下：

支持20～65MHz像素移位時鐘；

最大分辨率支持SXGΑ；

最大帶寬227MB/s；

具有很低的電磁干擾（EMI）；

兼容于TIΑ/EIΑ一644 LVDS標準；

單時鐘支持最大分辨率為XGΑ（1024×768）。

6 設計結果

本圖像發生器的體積很小，硬件電路圖如圖7所示，尺寸不超過100mm×100mm，因此使用靈活，不受空間限制，工作溫度范圍達-40℃～85℃。輸入只需要一路通用的+5V穩壓電源供電，功耗不超過3.5W。

多功能圖像信號發生器的可產生的圖像顯示分辨率范圍從320×240到1024×768。不僅有常用的，還有特殊分辨率如480×480、600×600等。產生多種測試圖像用于不同測試目的。黑場和白場圖像測試亮度、對比度。彩色圖片可以測試顯示設備是否缺色。動態移動方塊圖如圖8（a）所示，可以用于測試液晶顯示器低溫下的響應速度。線條方框圖如圖8（b）所示，可以測試設備的顯示范圍是否完整。根據需要，只需修改軟件即可產生特定的圖像。

7 結論

本文介紹的基于FPGΑ系統設計的多功能信號發生器功能多，體積小，功耗小，成本低，并且經過實際應用，證明其性能穩定、使用簡便靈活，節約了人力、物力，提高了生產效率，具有較大的實用價值。

［1］楊亮亮等.基于Nios II的TFT-LCD控制器設計與實現［J］.現代顯示，2008，90（07）∶28-32.

［2］Analog Devices ADV7123-CMOS，240MHz Triple 10-Bit High Speed Video ADC.［EB/OL］.2005.08.http∶//www.analog.com.

［3］Silicon Images SII164-Panellink Transmitter.［EB/ OL］.2005.06.http∶//www Silicon Images.com.

10.16640/j.cnki.37-1222/t.2016.19.100