基于FPGA和ADV212的圖像實時壓縮系統(tǒng)設(shè)計

張會新，曹翱翔*，胡海風(fēng)，孫寶海

（1.中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原030051；2.電子測試技術(shù)重點實驗室，太原030051）

基于FPGA和ADV212的圖像實時壓縮系統(tǒng)設(shè)計

張會新1，2，曹翱翔1，2*，胡海風(fēng)1，2，孫寶海1，2

（1.中北大學(xué)儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原030051；2.電子測試技術(shù)重點實驗室，太原030051）

設(shè)計了一種基于FPGA和ADV212為核心的圖像數(shù)據(jù)實時壓縮系統(tǒng)。該系統(tǒng)采用LVDS傳輸圖像數(shù)據(jù)，利用FPGA為主控單元完成圖像數(shù)據(jù)的接收，以及對ADV212的模式配置，數(shù)據(jù)寫入，讀取并把壓縮數(shù)據(jù)實時上傳到上位機，經(jīng)過實際測試，該系統(tǒng)處理速度高，壓縮較好，失真度小，具有較高的實用價值。

電子技術(shù)；圖像壓縮；FPGA；ADV212；LVDS

隨著航天技術(shù)的發(fā)展，測量功能越來越完善，傳輸?shù)臄?shù)據(jù)量也越來越大，對無線傳輸帶寬的要求越高。遙感圖像是測試領(lǐng)域的一個重要技術(shù)之一，隨著分辨率的提高，數(shù)據(jù)量越來越大，這樣占用的帶寬就越多，為了緩解帶寬的壓力，提高遙測系統(tǒng)無線帶寬的利用率［1，2］，本文提出并設(shè)計了一種圖像實時壓縮系統(tǒng)，該系統(tǒng)是以FPGA為邏輯控制核心，利用硬件壓縮芯片ADV212實現(xiàn)圖像壓縮，具有實時性好，操作靈活，速度快、可靠性高、壓縮比可以靈活調(diào)整等優(yōu)點。該系統(tǒng)很好地解決了無線傳輸帶寬較小與原始圖像數(shù)據(jù)較大之間的矛盾。

1　系統(tǒng)總體設(shè)計

該系統(tǒng)能夠把前端攝像頭發(fā)送的圖像數(shù)據(jù)接收下來并實時壓縮通過422接口傳送出去，最終通過上位機軟件顯示出來。圖1為該系統(tǒng)的結(jié)構(gòu)圖。先通過LVDS解碼芯片MAX9250，將前端攝像頭已經(jīng)處理成LVDS信號的圖像源解碼出來，F(xiàn)PGA通過判別圖像數(shù)據(jù)幀頭來識別圖像的有效數(shù)據(jù)，將圖像數(shù)據(jù)寫入用來緩沖的FIFO中，然后再從緩沖中讀取圖像數(shù)據(jù)寫入視頻壓縮芯片ADV212中，經(jīng)過壓縮后再把壓縮的數(shù)據(jù)通過RS422接口實時的上傳到上位機，并顯示出來。

圖1　系統(tǒng)結(jié)構(gòu)圖

2　系統(tǒng)軟件設(shè)計

系統(tǒng)軟件實現(xiàn)主要是通過在FPGA內(nèi)編程實現(xiàn)，主要分為圖像接收模塊，圖像壓縮模塊，數(shù)據(jù)傳輸模塊3個功能模塊。

2.1圖像接收模塊

圖像源的時序如圖2所示，其中包括垂直同步信號Vs，水平同步Hs信號，時鐘信號，圖像數(shù)據(jù)。圖像源的幀率為25幀/s，周期為40ms，圖像尺寸為640×480×8 bit，每個垂直同步下面包含640個水平同步，每個水平同步下面包含480個時鐘，其中第一個水平同步另包含幀頭（55AAFAF900），最后一個水平同步包含幀尾（F9FA），時鐘頻率為35 MHz。

圖2　圖像時序圖

數(shù)據(jù)接收過程中，為了確保每次能正確的把圖像數(shù)據(jù)寫進后面的緩沖FIFO中，則在寫入FIFO之前首先通過數(shù)據(jù)比較器在圖像數(shù)據(jù)中找到圖像幀頭55AAFAF900，然后使能后面的FIFO，把后面的圖像數(shù)據(jù)寫入到FIFO中。由于圖像數(shù)據(jù)為8 bit，而ADV212的數(shù)據(jù)端口設(shè)置的為32 bit，在此設(shè)置的FIFO為32 bit，則在圖像數(shù)據(jù)寫入FIFO之前需要把4個數(shù)據(jù)轉(zhuǎn)化為1個32 bit，這樣圖像的速率由35 MHz變?yōu)?.75 MHz。

2.2圖像壓縮模塊

圖像壓縮模塊是本系統(tǒng)的核心模塊，該系統(tǒng)中使用專用的圖像硬件壓縮芯片ADV212，是ADI公司在2006年發(fā)布的一款專用圖像壓縮芯片，延遲小，功耗低，成本低，工作模式可以通過內(nèi)部寄存器靈活配置，可以對靜止圖像和多種視頻進行壓縮處理［3，4］。ADV212的工作模式在上電后配置，初始化過程如圖3所示。

該壓縮模塊使用的是encode模式，設(shè)置的MCLK為25MHz，JCLK經(jīng)過4倍頻為100MHz，壓縮比為1∶48。為了充分的利用ADV212的速度，使用突發(fā)批量讀寫模式，設(shè)置的數(shù)據(jù)接口為32，緩沖深度為128，由于每幀圖像的尺寸為640×480 pixel= 307 200 pixel，像素位數(shù)為8 bit，則需要寫入600次，每次寫入128個。

壓縮圖像的輸出格式如表1所示，在讀取每幀壓縮數(shù)據(jù)之前，首先發(fā)送幀頭55AAFAF900，壓縮數(shù)據(jù)的長度，狀態(tài)字，然后再發(fā)送壓縮數(shù)據(jù)，如圖5所示。由于針對不同的輸入圖像，壓縮出來的數(shù)據(jù)長度有可能不一致，所以在讀取壓縮數(shù)據(jù)之前首先的判斷當(dāng)前幀的壓縮數(shù)據(jù)是否已經(jīng)讀取完畢，如果沒有讀取完畢，則繼續(xù)讀取壓縮數(shù)據(jù)；如果讀取完畢，但不夠每幀需要發(fā)送的數(shù)據(jù)，則繼續(xù)把總線上的數(shù)據(jù)發(fā)送出去，保持傳送的壓縮數(shù)據(jù)包能夠保持一定，壓縮數(shù)據(jù)發(fā)送完畢完畢后，發(fā)送幀尾F9FA。數(shù)據(jù)壓縮流程如圖4所示。

圖3　初始化流程圖

圖4　數(shù)據(jù)壓縮流程圖

表1　壓縮圖像輸出幀格式

圖5　測試數(shù)據(jù)

2.3數(shù)據(jù)傳輸模塊

數(shù)據(jù)傳輸模塊主要是把前端的壓縮模塊送出來的數(shù)據(jù)轉(zhuǎn)化為異步串行數(shù)據(jù)，RS422接口的傳輸碼率為2.4576 Mbit/s，起始位為1位，數(shù)據(jù)位8位，無奇偶校驗位，停止位1位，數(shù)據(jù)連續(xù)的輸出，周期為40 ms，每幀的最大傳輸數(shù)據(jù)量為40 ms×10-3×2.457 6×106/10=9 830，而壓縮后的數(shù)據(jù)量和幀頭幀尾共有6 671 byte，則能夠滿足傳輸要求。

3　系統(tǒng)測試及結(jié)論

整個系統(tǒng)設(shè)計完成后，把前端發(fā)送的圖像數(shù)據(jù)經(jīng)過壓縮模塊壓縮后，上傳到上位機，用MTALAB軟件編寫圖像顯示軟件顯示壓縮的圖像，圖6（a）、圖7（a）為原始圖像，圖像尺寸為300 kbyte，圖6 （b）、圖7（b）為壓縮后的圖像，圖像的尺寸大小為6.5 kbyte，實現(xiàn)的壓縮比約為46：1，極大的減少的圖像尺寸，為數(shù)據(jù)傳輸節(jié)約了帶寬，從而保證的圖像傳輸?shù)膶崟r性。測試表明，本文研究了一種基于ADV212的圖像實時壓縮系統(tǒng)，該系統(tǒng)能夠可靠壓縮前端攝像頭傳送的圖像數(shù)據(jù)，處理速度快，壓縮效果較好，失真較小，能夠滿足系統(tǒng)的要求。

圖6　測試圖像（復(fù)雜圖像）

圖7　測試圖像（簡單圖像）

［1］薛旭成，張淑艷，李洪法，等.基于ADV202的遙感圖像實時壓縮系統(tǒng)設(shè)計［J］.微電子學(xué)與計算機，2008，5（5）：197-199.

［2］劉永征，劉學(xué)斌，胡斌樑，等.基于ADV212的JPEG2000靜態(tài)圖像壓縮系統(tǒng)設(shè)計［J］.電子器件，2009，6（3）：504-508.

［3］袁宇望，盧亮.實時圖像壓縮存儲系統(tǒng)的發(fā)展和應(yīng)用［J］.光電子技術(shù)，2005，6（2）：113-116.

［4］張海江.遙測圖像壓縮系統(tǒng)的設(shè)計與實現(xiàn)［J］.通信技術(shù)，2011，10（44）：66-68.

［5］朱元元，劉成國，徐剛.基于FPGA的實時靜態(tài)圖像壓縮系統(tǒng)設(shè)計［J］.導(dǎo)彈與航天運載技術(shù)，2013，332（3）：79-82.

［6］馮偉昌，林玉馳.基于FPGA的雙通道實時圖像處理系統(tǒng)［J］.傳感技術(shù)學(xué)報，2010，23（8）：1118-1122.

［7］陳曦，高俊峰.壓縮比可變的分塊自適應(yīng)量化算法的FPGA實現(xiàn)［J］.電子器件，2007，30（4）：1444-1450.

［8］韓志軍，劉文怡，王浩，等.基于DSP的實時數(shù)據(jù)無損壓縮實現(xiàn)［J］.電子技術(shù)應(yīng)用，2008，11（11）：45-47.

張會新（1980-），男，漢族，黑龍江牡丹江人，講師，北京航天航空大學(xué)在讀博士，研究方向為抗過載存儲技術(shù)及動態(tài)測試技術(shù)與儀器，zhanghx@nuc.edu.cn；

曹翱翔（1989-），男，漢族，安徽肥東人，研究生，研究方向為電子與通信工程，caoaoxiang@qq.com。

A Design of Real-Time Image Compression System Based on FPGA and ADV212

ZHANG Huixin1，2，CAO Aoxiang1，2*，HU Haifeng1，2，SUN Baohai1，2
（1.Key Laboratory of Instrumentation Science&Dynamic Measurement，Ministry of Education，North University of China，Taiyuan 030051，China；2.Education Science and Technology on Electronic Test&Measurement Laboratory，Taiyuan 030051，China）

The design of real-time image data compression system is based on FPGA and ADV212.The system takes advantage of LVDS to transmit image data and uses FPGA to receive the image data for the main control unit. At the same time，the system can configure the mode of ADV212，write the data and read the compression data to upload to PC.After the actual test，the processing speed of the system is more efficient，the compression effect of the system is better and the distortion of image is less.The system has a greater practical value.

electronic technology；image compression；FPGA；ADV212；LVDS

TP274

A

1005-9490（2016）02-0483-04

EEACC：722U10.3969/j.issn.1005-9490.2016.02.047

2015-03-12修改日期：2015-07-17