Ka波段高功率放大器設計

廖春連，劉林海，石立志

(中國電子科技集團公司第五十四研究所，河北 石家莊050081)

?

Ka波段高功率放大器設計

廖春連，劉林海，石立志

(中國電子科技集團公司第五十四研究所，河北 石家莊050081)

微波單片集成電路(Microwave Monolithic Integrated Circuit，MMIC)以其體積小型緊湊、一致性好、可靠性高、成品率高、適用于批量生產等特點，在微波通信系統中得到廣泛的應用。基于GaAs贗配高電子遷移率晶體管，采用功率合成技術和阻抗匹配技術設計了一款Ka波段功率放大器，對電路進行了仿真分析，并進行流片。實測結果表明電路工作頻率從36～38GHz頻段范圍，P1dB輸出功率大于35dBm，增益大于18dB，功率附加效率為16%。

高功率放大器；單片微波集成電路； Ka波段；匹配網絡

0　引言

隨著人類社會發展，人們對無線通信容量提出了更高的要求，微波通信技術因其頻段高、容量大在近幾十年得到了飛速發展。諸如相對低頻的L、S、C、X波段的利用率已趨于飽和，已經無法滿足人們對無線通信發展要求。因而民用通信也逐步轉向更高的頻段，如Ku、K、Ka波段，甚至V波段都已經開始進入民用領域。

早期無線通信系統中一般都采用分立器件搭建構成或由混合微波集成電路(Hybrid Microwave Integrated Circuit，HMIC))構成。由于混合集成電路可靠性低、一致行差、調試復雜，無法實現大規模生產，難以滿足人們的需求。隨著微電子工藝技術的發展成熟，砷化鎵、InP材料高速晶體管的研制成功以及單晶技術的發展，使得單片微波集成電路的實現成為可能[1]。

1　砷化鎵工藝

在Ka波段功率特性表現良好的工藝線是0.13μm D01PH工藝，D01PH工藝1999年投入使用，并通過歐宇航驗證達標。該工藝共13層掩摸板，采用620μm厚、電阻率大于1千萬歐姆厘米、直徑為3 in、晶向為(100)的晶圓。在單片微波功率集成電路方面，該工藝具有許多特性：截止頻率典型值為100GHz，晶體管的飽和輸出功率密度達到650mW/mm，電流密度為700mA/mm，集成低電感圓錐形接地背孔，柵與柵之間的距離為13.5μm，源漏間距為2.5μm，晶體管采取兩端接地的方式以有效地減小源與背板之間的寄生效應。除此之外，D01PH工藝的工藝特征如下：

① 采用雙溝道不對稱柵技術；

② 擊穿電壓大于12 V；

③ 在30GHz處最大穩定增益為15dB；

④ 在30GHz處最小噪聲系數達到1dB；

⑤ 集成外延電阻、高精度NiCr電阻、MIM電容和螺旋電感；

⑥ 提供厚金屬互連減小損耗；

⑦ 提供穩定可靠的空氣橋；

⑧ 背孔接地減小寄生。

2　pHEMT晶體管實現

在HEMT結構中，GaAlAs與GaAs形成異質結。異質結一側的窄帶隙半導體材料(GaAs)不參雜，異質結另一側的寬帶隙半導體材料(GaAlAs)中摻入施主雜質。在異質結處摻入n型雜質的半導體材料費米能級靠近導帶，不摻雜的半導體材料費米能級靠近禁帶中間[2]，這樣，由于異質結兩側的費米能級不同使得電子費米能級高的一側轉移到低的一側，從而使施主雜質電離產生電子在異質結處形成二維電子氣(2DEG)[3-4]，如圖1所示。

圖1　HEMT異質結2維電子氣模型

雖然HEMT獲得了性能良好的高頻特性，但是由于GaAlAs/GaAs異質界面存在導帶不連續性和2DEG(Two dimensional electron gas)與襯底間勢壘相差不大，導致溝道對載流子的控制能力弱，因而器件電流較小。經研究發現通過在異質結中間加入贗配InGaAs層可以增加2DEG和襯底之間的勢壘，從而有HEMT發展而成pHEMT，pHEMT結構如圖2所示。

D01PH工藝為了得到更高的截止頻率和更大飽和輸出功率，一方面減小柵長提高器件速率，另一方面采用不對稱結構增加漏極與柵之間的距離增大擊穿電壓。因此，D01PH工藝采用先進電子束刻蝕制作復雜形狀的深亞微米柵極，使柵長減小至0.13μm。由于電子束的波長極短，電子束刻蝕的分辨率比光刻高；由于不需要掩摸板，電子束刻蝕對平整度、清潔度的要求不是很高。電子束刻蝕缺點是刻蝕速率慢，設備昂貴。

3　功率合成網絡優化設計

本功率放大器主要指標包括：頻率范圍：36～38GHz；P1dB：35 dBm；增益：≥18dB；

輸入回損：<-10dB；效率：≥16%。

本文提出的功率放大器結構如圖3所示。為實現Ka波段高功率輸出，最后一級采用功率合成網絡(MNo)。因此，如何降低功率合成網絡的損耗同時實現最佳阻抗或者最佳效率匹配是本文設計的難點之一。本設計要求較高的增益，采用三級功率放大器級聯，每級實現6dB增益。所以級間阻抗匹配網絡(MN23、MN12)和輸入網絡(MNi)需要實現功率與增益的折中，也是本文設計的難點[5]。

圖3　三級功率放大器

整個功率放大器的合成與分配網絡都需要考慮如何降級損耗，尤其在功率放大器的輸出級。因為，在輸出級需要把多路晶體管(通常是8路、16路)的輸出功率合成最終輸出功率，工作電流大，版圖尺寸大，熱損耗大。而且輸出網絡的功能除了功率合成外還需要滿足帶寬和阻抗變換的要求，設計復雜。因此，低損耗功率合成技術在砷化鎵工藝MMIC設計過程中需要考慮損耗、隔離、負載阻抗和工藝實現的難易程度。威爾金森功分器可以在緊湊的版圖上實現多路功率分配與合成，同時兼顧阻抗變換。如圖4所示，本文中采用的最后一級功率合成網絡。

圖4　輸出級合成網絡網絡版圖

在每一級功率合成和分配網絡的設計過程中，需要綜合考慮3個因素：阻抗變換、帶寬和損耗。以輸出級為例，晶體管的尺寸比前兩級大，選擇晶體管的尺寸為8×65μm，即每個晶體管采用8個插指，每個65μm。阻抗變換是指需要把晶體管的最佳負載阻抗變換到輸出負載阻抗50Ω。帶寬為了覆蓋36～38GHz，把匹配網絡設計成帶通濾波器結構，微帶線在史密斯圓圖上表現為一個順時針旋轉的員，所以通過使用微帶線加并聯電容的結構可以設計合適的網絡平均Q值，從而拓展帶寬。但引入電容會增加網絡的損耗。所以并聯電容值不能太大，個數也不能太多，使整個網絡損耗小于1dB。

設計輸出級網絡的設計需要仿真動態負載線和網絡的損耗。電路仿真與版圖電磁場仿真會存在差別，差別的大小與版圖的復雜度、電磁場耦合或干擾的強烈程度來決定。版圖復雜、電磁場變化劇烈的地方往往容易發生耦合。

對版圖進行電磁仿真，產生電磁場模型，調入電路圖中進行聯合仿真，以此判斷版圖的性能。圖5和圖6是仿真結果，圖5是動態負載線的仿真結果，3組曲線分別對應36GHz、37 GHZ和38GHz；圖6是輸出級損耗的仿真。

圖5　輸出網絡負載線仿真　　圖6　輸出網絡損耗仿真

4　級間阻抗匹配網絡

級間阻抗匹配網絡需要在第二級的最佳負載阻抗與輸出級的輸入阻抗之間進行匹配。在設計級間阻抗匹配時需要考慮擴展帶寬，優化帶內平坦度，減小損耗使足夠的功率傳輸至輸出級，還需要使晶體管保持穩定[6]。

輸出級晶體管的輸入阻抗一般比較小，在36～38GHz頻段內輸入阻抗實部約3Ω，虛部從-0.3Ω變化至+0.3Ω。由于匹配網絡工作頻率高，匹配參數都是很小的數值，導致網絡的匹配對版圖微小的變化及其敏感。

級間匹配的另外一個難點是需要在有限的空間內實現匹配和漏極電壓柵極電壓的供電，特別是采用1/4波長饋電的電源線的設計。由于功率放大器的輸出級采用16路晶體管合成功率，因此整個功率放大器在Y軸上的尺寸基本確定，既是16個晶體管以及它們的接地通孔并列排成的高度。所以，為縮小版圖的面積就必須減小X軸的尺寸，因此級間匹配必須在盡可能小的空間內完成匹配、饋電的任務。一般來說級間匹配、輸入輸出匹配網絡在X軸的尺寸從600～1 000μm不等。圖7是設計好的兩個級間匹配網絡。

圖7　級間匹配網絡

級間阻抗匹配網絡仿真方式按照輸出級匹配網絡進行仿真，仿真結果如圖8所示，3組曲線對應的分別是36GHz、37GHz和38GHz。

圖8　級間匹配負載線仿真結果

5　版圖聯合仿真與測試

流片之前對整體版圖進行聯合電磁場仿真驗證是必須的。首先，在Ka波段電磁波的波長小于1 mm，而功率放大器的版圖一般是幾毫米乘以幾毫米，所以整個版圖的可能是幾個電長度，整個版圖的微帶線、電容和電阻都是分布模式，所以版圖中電流強度是隨著坐標不同而不同的。其次，復雜的版圖處、版圖直角處、微帶線的邊緣，電磁場分布復雜，會產生輻射和發生耦合。最后，接觸孔、接地背孔及襯底的損耗需要考慮。因此需要從電磁波的角度對版圖進行驗證。

通過電磁仿真可以真實版圖所引起的耦合與寄生效應，如復雜的微帶線、耦合線濾波器、蘭格耦合器和功率合成器等，電路模型不包含端口連接線、走線突變引起的不連續問題等。電磁仿真結果的準確性依賴于對真實版圖電磁波行為的把握，以及理解判斷能力。襯底劃分成幾層、接地孔的模型、無源器件網格劃分、端口定義及類型等都會影響版圖的結果。設計者可以根據設計經驗對比電磁仿真與電路仿真的結果來判斷電磁仿真的準確性[7]。如果只是頻率點、增益及輸出功率有所改變，一般認為電磁仿真結果準確。

基于OMMIC D01PH工藝庫的Momentum電磁仿真流程如下：

① 簡化版圖，去掉有源器件如晶體管和一些不會影響仿真結果準確性的電路等，因為有源器件由模型保證其仿真準確性；

② 考慮是否需要將版圖劃分成幾個模塊分別仿真，以及在哪些位置對版圖進行劃分，如果在電磁場變換強烈的地方劃分版圖，可能會導致結果出錯；

③ 定義襯底，包括襯底厚度、有幾層金屬、幾層過孔、各種絕緣層厚度、砷化鎵材料損耗角正切和金屬導體的導電率等參數；

④ 修復版圖中氮化硅通孔的問題；

⑤ 在版圖的源端和負載端增加端口并設置合適的端口阻抗；

⑥ 選擇仿真頻率范圍、按照最高頻率網格劃分，網格的劃分必須充分；

⑦ 進行電磁仿真，生成基于電磁仿真結果的S參數模型，以便在電路中于有源器件相結合進行聯合仿真。

按照上述對電磁仿真進行配置，首先去掉電路中晶體管、二極管及隔離電阻等，并劃分版圖模塊，設置端口劃分網格等，其次還需要完成對微帶線、螺旋電感、平行板電容等多種無源器件進行網格劃分。仿真結果如圖9、圖10和圖11所示。

由于功率放大器上電以及工作過程中會產生大量的熱，在測試機臺上沒有有效的冷卻機制，為了防止晶圓積累熱量導致芯片損壞，采用占空比為1/20的脈沖測試，即在在2ms的時間內，只有100μs進行直流供電測試。由于晶圓的熱時間常數非常短，只有5μs左右，即芯片工作5μs后晶圓的熱量已經累積到了正常工作時的狀態。因此，100μs的測試時間能夠反映芯片在有良好散熱條件下的連續波工作狀態。

圖9　增益仿真

圖10　輸入和輸出散射參數仿真圖

圖11　飽和輸出功率仿真結果

目前已經完成流片并初步測試了主要參數，具體內容如下：增益測試結果，在既定工作頻段下，增益平均值超過20dB。在既定工作頻段下，輸出功率平均值超過35dBm，達到預期要求。PAE在既定工作頻段下，平均值超過16%，在36GHz達到20%，如圖12所示。

圖12　Psat實測結果

6　結束語

本文設計了ka波段功率放大器，對功率合成網絡、級間匹配網絡進行了優化和電磁仿真驗證，仿真結果表明，功率放大器主要指標滿足要求，其中增益大于20dB、輸入回損小于-10dB、輸出功率大于35dBm。對流片后進行測試，測試結果與仿真基本一致。

[1]張志華，劉玉奎，譚開洲，等，不同基區Ge組分分布對SiGe HBT特性的影響[J].微電子學，2013， 43(6)：859-862.

[2]KIM D H，del ALAMO J A.30nm InAs PHEMTs with =664GHz and =681GHz[J].IEEE Electron Device Letters，2010，31(8)：806-808.

[3]David M.Pozar著.微波工程(第三版)[M].張肇儀,周樂柱,吳德明,等,譯.北京：電子工業出版社，2006.

[4]Andrei Grebennikov著.射頻與微波功率放大器設計[M].張玉興、趙宏飛，譯.北京：電子工業出版社，2005.

[5]張書敬.SiC寬帶功率放大器模塊設計分析[J].無線電工程,2011,41(5):39-42.

[6]許瑞生,郝偉光.微波功率放大器失配保護電路設計分析[J].無線電工程,2011,41(8):31-34.

[7]黨章.Ku頻段寬帶功率合成放大器設計[J].無線電工程,2015,45(8):58-61.

Design of Ka-band High Power Amplifier

LIAO Chun-lian，LIU Lin-hai，SHI Li-zhi

(The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China)

The microwave monolithic integrated circuit (MMIC) has such features as small volume，good consistency，high reliability，high finished product rate，batch production suitability，etc.So it is widely used in the microwave communication system.Based on the GaAs pseudomrphic high electron mobility transistor，a Ka band power amplifier is designed by using power synthesis and impedance matching techniques.The simulation analysis is performed for circuit，and the results show that the working frequency range is within 36～38GHz，the p1dB output power is higher than 35dBm，the gain is higher than 18dB，and the power added efficiency is 16%.

high power amplifier；MMIC；Ka band；matching network

10.3969/j.issn.1003-3114.2016.05.16

引用格式:廖春連，劉林海，石立志.Ka波段高功率放大器設計[J].無線電通信技術,2016,42(5):64-67，74.

2016-06-25

廖春連(1982—)，男，工程師，主要研究方向：CMOS射頻集成電路設計和GaAs高功率放大器設計。劉林海 (1971—)，男，碩士，高級工程師，主要研究方向：射頻及微波集成電路設計。

TN722

A

1003-3114(2016)05-64-4