基于ADF4110的數字鑒相電路設計

魏文哲，賈豫東，張曉青

（北京信息科技大學，光電測試技術北京市重點實驗室，北京 100192）

基于ADF4110的數字鑒相電路設計

魏文哲，賈豫東，張曉青

（北京信息科技大學，光電測試技術北京市重點實驗室，北京 100192）

北京市青年拔尖人才計劃（No.CIT&TCD201404122）、北京市教育委員會科技計劃面上項目（No.KM201411232005）

0　引言

近些年來，鎖相技術已廣泛應用于航天、雷達、通信、測量等重要研究領域，具有高質量地提取信號、同步信號和追蹤目標的能力，還可以實現對模擬和數字通信的頻率合成、頻率調制與解調、濾波等功能。鎖相環是鎖相技術的核心，即一種可以對相位進行負反饋的閉環控制系統[1]。在激光雷達系統的設計中，需要檢測兩個信號的相位差來評定回波信息的微多普勒特征。因此，在一些重要的研究應用領域中，兩個信號之間相位誤差的精確測量研究逐步深入。

由于模擬鎖相環的鑒相范圍為0～π，輸出電壓是連續的，但存在器件飽和、直流零點漂移問題；且易受環境溫度及電源干擾的影響。而數字鎖相環具有數字電路可靠性高、低成本、小體積等優點，還解決了模擬鎖相環的一些潛在的缺點，對離散樣值可以進行實時處理。誤差控制信號是離散的數字信號，而不是模擬電壓，因此受控的輸出電壓的改變是離散的而不是連續的[2]，于是本文提出的數字鑒相電路是基于數字鎖相環ADF4110進行設計的。

1　電路工作原理

ADF4110屬于后期增強型PLL芯片，在電荷泵充放電控制，相位噪聲抑制方面和功耗控制方面比較優秀，但編程稍微復雜。ADF4110內部結構包含鑒頻鑒相器、可編程參考分頻器、雙模前置分頻器（P/P+1)、電荷泵及可編程A計數器、B計數器等部件，內部結構圖如圖1所示。工作電壓為2.7V至3.3V，采用串行接口連接，分為模擬式鎖和數字式鎖兩種方式。通過可編程的A和B計數器，產生參考輸出頻率被劃分成R間隔。輸出頻率公式如下：fOUT=fREFin*N/R

N=P*A+B

其中，fVCO為輸出頻率；P為預設的雙模預分頻器；B為預置計數器的分頻二進制13位；A為預設分比二元6位計數器；fREFin輸出頻率的外部參考頻率[3]。

其中，數字鑒頻鑒相器（PFD）用來比較計數器N和計數器R的倍頻或分頻信號，產生的輸出信號是與二者相位誤差成一定比例的誤差電壓。鑒頻鑒相器內部結構中有一個可編程的延遲單元,用來對翻轉脈沖的寬度進行控制，避免了鑒相器內的傳遞函數存在死區的問題，從而降低了雜散和相位噪聲的影響；電荷泵輸出的電流也采用程序控制。

可編程參考分頻器是一個14位的R計數器,對輸入信號進行分頻處理，分頻比的最大范圍是16383，從而得到分頻后的參考頻率[4]。ADF4110在頻率合成器集成電路中廣泛應用，結構如下圖2所示。其中(P/P+1)雙模前置分頻器、編程計數器A、B計數器共同完成主分頻比N。

N=P*A+B

其中可編程雙模前置分頻器（P/P+1)編程設置的P的取值有以下四種數值:8/9，16/17，32/33，64/65。

圖1　ADF4110內部結構圖

圖2　ADF4110工作原理圖

ADF4110的工作過程分為兩個過程，頻率牽引及相位鎖定過程，其中相位鎖定過程可以看做是一個近似的線性過程，而頻率牽引過程可以看做是一個完全的非線性過程，。相位誤差介于鑒頻鑒相器的鑒相范圍內時，可以采用線性近似方法。當電荷泵處于相位鎖定過程中時，就可以得到一個時間連續的、線性的相位域模型[5-6]。

2　電路圖設計

根據ADF4110芯片引腳的功能及其工作原理，計算得出選擇各個連接器件的數值。輸入到芯片兩個信號，通過單片機控制對信號進行分頻，在ADF4110引腳CP端輸出電流，再通過三階低通濾波器[7]對其濾波，然后經過由AD820構成的運算放大模塊進行電流-電壓變換，然后輸出相位差。用Altium Designer軟件設計出來的基于數字鎖相環ADF4110的鑒相電路圖如下圖3所示。

3　實驗仿真

在對ADF4110鑒相電路的設計過程中，為了更清楚地了解所設計系統的性能和特性，本文利用ADIsimPLL軟件對其進行仿真，原理圖如圖4所示。

該通用軟件自身提供了多種環路濾波器和壓控振蕩器，根據設計要求選擇了三階無源低通濾波器和標準壓控振蕩器。當輸入一個70MHz的正弦波信號時，軟件可以清晰地計算并描繪出電路環路的各個參數、相位噪聲及鎖定時間等信息。相位噪聲、開環增益、閉環增益輸出曲線如圖5、圖6所示。

由于輸入信號頻率的不穩定性，鑒相輸出相位一直不穩定，會跟隨頻率的變化而變化；鎖定狀態下，頻率振蕩相同[4，8]，從而相位輸出為零。鑒相輸出和鎖定輸出曲線如圖7所示，相位誤差輸出曲線如圖8所示。

圖3　ADF4110電路圖

圖4　系統原理圖

圖5　ADF4110相位噪聲圖

4　結語

模擬鎖相環的鑒相范圍為0～π，輸出電壓是連續的，但存在器件飽和、直流零點漂移問題；且易受環境溫度及電源干擾的影響。而數字鎖相環具有數字電路可靠性高、低成本、小體積等優點，還解決了模擬鎖相環的一些潛在的缺點，對離散樣值可以進行實時處理。誤差控制信號是離散的數字信號，而不是模擬電壓，因此受控的輸出電壓的改變是離散的而不是連續的。在對ADF4110鑒相電路印刷制版及調試過程中，測試結果基本滿足設計指標。由于輸入信號頻率不穩定，且外界存在干擾，鑒相器輸出的電壓信號一直不穩定，總體上滿足了數字鑒相的功能。通過ADIsimPLL軟件進行仿真，對ADF4110鑒相電路性能特點有了進一步認識。

圖6　ADF4110開環閉環增益圖

圖7　ADF4110鑒相輸出和鎖定輸出圖　

圖8　ADF4110相位誤差輸出圖

[1]張厥盛.鎖相技術[M].西安:西安電子科技大學出版社,2000:147-157.

[2]戴逸良.頻率合成與鎖相技術[M].北京:中國科技大學出版社,1995:73-76.

[3]朱亮.基于ADF4106的鎖相環頻率器研究與設計[J].電子產品世界.2015(09):27-28.

[4]李曉慶.UHF鎖相頻率合成器設計及實現[M].大連:大連海事大學,2006(05):59-61.

[5]賀道坤,許煒,王薇.基于DSP的數字鎖相環的設計[J].實驗室研究與探索.2013,(02):239-242.

[6]王鵬宇,呂善偉.數字鎖相環的設計[J].宇航計測技術.2012(03):21-24.

[7]趙彥芬.頻率合成器環路濾波器的設計[J].無線電工程.2006(04):39-41.

[8]曾興雯.陳健等.高頻電路原理與分析[M].西安:西安電子科技大學出版社,2006(09):242-251.

Phase Lock Technology;ADF4110;51 Single Chip;Phase Detection Circuit

Design of Digital Phase Detector Circuit Based on ADF4110

WEI Wen-zhe，JIA Yu-dong，ZHANG Xiao-qing
（Beijing Information Science and Technology University，Beijing Key Laboratory of Opto Electronic Testing Technology，Beijing 100192）

魏文哲（1991-），女，碩士，研究方向為激光雷達方面

2015-11-24

2015-12-28

鎖相技術已廣泛應用于雷達、通信等領域，高性能地實現信號的提取、追蹤、頻率合成、濾波等功能。在一些重要應用領域中，兩個信號之間相位差的精確測量具有重要的意義。由于基于模擬鎖相環的鑒相器鑒相范圍小，設計出基于ADF4110的數字鑒相電路，用51單片機編程控制分頻，并詳細介紹其工作原理、工作過程及測試結果。并通過ADIsimPLL軟件對ADF4110進行仿真，通過圖形更直觀地評價電路的輸出性能。

鎖相技術；ADF4110；單片機；鑒相電路

導師簡介：賈豫東（1975-），男，副教授，碩士生導師，研究方向為光電檢測技術張曉青（1967-），女，副教授，碩士生導師，研究方向為光纖傳感技術

Phase lock technology has been widely used in radar,communications and other fields.It can highly achieve the signal extraction,tracking,frequency synthesis,filtering and so on.In some important applications,the accurate measurement of the phase difference between the two signals is significant.Because of the small number of phase detection based on analog phase locked loop,the digital phase detection circuit based on ADF4110 is designed,which uses 51 single chip programming to control frequency,and this paper introduces the working principle,working process and test result in detail.And through the ADIsimPLL software to simulate the ADF4110,the output performance of the circuit is more intuitive.